新書推薦：
《
胜任——管理者修炼笔记
》
售價：NT$
347.0
《
稻盛开讲7：经营者的使命
》
售價：NT$
199.0
《
高龄海啸： 日本养老观察
》
售價：NT$
265.0
《
黄埔一期同学录（全两册）
》
售價：NT$
1265.0
《
终局思维 站在未来设计你的当下 行为科学的开创性研究
》
售價：NT$
352.0
《
派系分合与晚清政治 ： 1885—1898 （著名史家林文仁经典晚清史，重磅归来）
》
售價：NT$
500.0
《
夏日乌龙茶
》
售價：NT$
239.0
《
算力网络技术详解与最佳实践
》
售價：NT$
449.0
|
| 內容簡介： |
|
紫光同创FPGA凭借其高性能、低功耗和良好的可编程性等优势，在通信、工业控制、汽车电子等领域得到了广泛的应用。本书以紫光同创Logos2系列FPGA为例，从多个维度介绍紫光同创FPGA的开发技术，主要内容包括FPGA产品及厂商介绍、紫光同创FPGA产品介绍、Logos2系列FPGA的单板硬件设计方法、Logos2系列FPGA的可编程逻辑阵列、Logos2系列FPGA的配置模块、PDS软件应用说明、Logos2系列FPGA的接口应用方法、典型应用及实战案例。
|
| 關於作者： |
|
包朝伟，浙江大学电子信息工程博士，正高级工程师 ，深圳市地方级领军人才、深圳市优秀共产党员、入选“广东特支计划”人才项目，长期从事集成电路设计工作，现任深圳市紫光同创电子有限公司副总裁兼紫光铜川成都研究生所长，兼任中山大学等知名高校校外导师，曾荣获全国服务业科技创新一等奖、深圳市科技进步奖多项，作为课题负责人承担国家级重大项目多项，申请发明专利30余项。
|
| 目錄：
|
目 录
第1章 FPGA产品及厂商介绍1
1.1 FPGA产品介绍1
1.2 FPGA市场及应用2
1.3 FPGA主要厂商介绍4
第2章 紫光同创FPGA产品介绍7
2.1 紫光同创FPGA产品系列7
2.2 紫光同创FPGA应用开发流程（Quick Start）10
2.2.1 新建工程10
2.2.2 添加设计文件15
2.2.3 编译15
2.2.4 工程约束16
2.2.5 综合17
2.2.6 设备映射17
2.2.7 布局布线17
2.2.8 生成位流文件17
2.2.9 下载位流文件并将其固化到外部Flash18
第3章 Logos2系列FPGA的单板硬件设计方法21
3.1 电源设计说明21
3.1.1 器件推荐工作电压21
3.1.2 上、下电顺序要求21
3.1.3 电容参数要求22
3.1.4 电源设计的其他要求23
3.2 时钟设计说明23
3.2.1 时钟引脚说明23
3.2.2 时钟设计的其他要求24
3.3 配置设计说明24
3.4 HSSTLP设计说明24
3.4.1 HSSTLP的引脚说明24
3.4.2 HSSTLP的硬核推荐工作电压25
3.4.3 HSSTLP电源滤波电容要求25
3.4.4 HSSTLP设计的其他要求26
3.5 LVDS设计说明26
3.6 DDR3设计说明26
3.6.1 原理图设计说明26
3.6.2 PCB设计说明27
3.7 其他特别引脚说明28
3.8 MES2L676-100HP开发板说明28
3.8.1 MES2L676-100HP开发板简介28
3.8.2 MES2L676-100HP开发板的硬件设计说明29
第4章 Logos2系列FPGA的可编程逻辑阵列33
4.1 Logos2系列FPGA的可配置逻辑模块33
4.1.1 CLM结构及硬件特性介绍33
4.1.2 CLM的工作模式及调用方法35
4.1.3 CLM的常见问题解答36
4.2 Logos2系列FPGA的专用RAM模块（DRM）37
4.2.1 DRM结构及硬件特性介绍37
4.2.2 DRM的工作模式及调用方法38
4.2.3 DRM常见问题解答41
4.3 Logos2系列FPGA的算术处理单元（APM）42
4.3.1 APM结构及硬件特性介绍42
4.3.2 APM的工作模式介绍44
4.3.3 APM常见问题解答48
4.4 Logos2系列FPGA的时钟资源48
4.4.1 时钟资源介绍48
4.4.2 时钟资源调用方法53
4.4.3 时钟资源使用实战与常见问题55
4.5 Logos2系列FPGA的输入输出56
4.5.1 输入输出（IOB）的结构及硬件特性56
4.5.2 基于IOB的ISREDES和OSREDES60
4.5.3 IOB的常见问题61
4.6 Logos2系列FPGA的模数转换模块61
4.6.1 模数转换模块的结构及硬件特性介绍62
4.6.2 模数转换模块的调用方法与实战63
4.6.3 模数转换模块的常见问题65
4.7 Logos2系列FPGA的可编程逻辑阵列实验65
4.7.1 实现基于CLM的分布式RAM65
4.7.2 实现基于DRAM的单端口RAM66
4.7.3 基于APM的DSP_mult模块实现乘法运算66
4.7.4 基于APM的DSP_mult_as_cas模块实现乘累加运算67
4.7.5 基于PLL动态调整HDMI_PLL68
4.7.6 基于ADC硬核读取内部电压及温度68
第5章 Logos2系列FPGA的配置模块69
5.1 配置模式详解69
5.1.1 概述69
5.1.2 配置模式描述70
5.2 PCIe快速加载81
5.2.1 概述81
5.2.2 功能描述81
5.2.3 第一区域位流加载时间说明81
5.3 远程升级82
5.3.1 概述82
5.3.2 远程升级方案82
5.4 设计保护85
5.4.1 位流加密85
5.4.2 回读保护86
5.4.3 位流认证86
5.4.4 DPA保护87
5.4.5 用户标识符88
5.4.6 JTAG接口安全管理88
5.4.7 eFUSE88
5.5 MES2L676-100HP开发板配置案例89
5.5.1 基于MES2L676-100HP开发板的远程升级案例89
5.6.2 基于MES2L676-100HP开发板的设计保护案例95
第6章 PDS软件应用说明101
6.1 PDS软件使用说明101
6.1.1 PDS软件的工程开发流程101
6.1.2 PDS软件的插件工具102
6.2 软件约束103
6.2.1 时序约束103
6.2.2 IO引脚约束104
6.2.3 物理约束104
6.2.4 属性设置104
6.3 工程设置105
6.3.1 编译设置106
6.3.2 综合设置106
6.3.3 设备映射设置107
6.3.4 布局布线设置109
6.3.5 时序报告设置114
6.4 工程报告分析115
6.4.1 综合报告分析115
6.4.2 设备映射报告分析116
6.4.3 布局布线报告分析117
6.5 工程策略实践118
6.5.1 综合优化处理策略118
6.5.2 时钟规划问题的处理策略120
6.5.3 布局问题的处理策略121
6.5.4 布线问题的处理策略123
6.5.5 设计建议125
6.6 PDS软件的位流生成和配置说明129
6.6.1 PDS软件的位流生成129
6.6.2 PDS软件配置说明130
6.7 PDS软件的在线调试工具132
6.7.1 Inserter和Debugger工具说明132
6.7.2 在线调试指南133
6.8 PDS的时序约束实例134
6.8.1 时序约束的种类134
6.8.2 时序例外约束135
第7章 Logos2系列FPGA的接口应用方法139
7.1 LVDS应用方法139
7.1.1 LVDS IP应用139
7.1.2 LVDS应用案例140
7.2 DDR3应用方法144
7.2.1 DDR3 IP应用144
7.2.2 DDR3应用案例146
7.3 HSST应用方法151
7.3.1 HSST IP应用151
7.3.2 HSST IP的应用案例157
7.4 以太网应用方法164
7.4.1 SGMII over LVDS IP的应用164
7.4.2 SGMII 1GbE IP的应用166
7.4.3 QSGMII IP的应用167
7.4.4 XAUI IP的应用168
7.4.5 TSMAC IP的应用169
7.4.6 TSMAC IP的应用案例170
7.5 PCIe应用方法173
7.5.1 PCIe IP应用173
7.5.2 PCIe IP的应用案例177
第8章 典型应用及实战案例181
8.1 Logos2系列FPGA典型应用181
8.1.1 硬件控制管理应用181
8.1.2 视频图像处理应用183
8.1.3 无线微波应用184
8.1.4 有线光网络家庭网关的应用186
8.2 实战案例187
8.2.1 PCIE挂机断链分析187
8.2.2 CPLD调试总结194
附录A 名词术语解释202
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
