新書推薦：
《
不被定义的年龄：积极年龄观让我们更快乐、健康、长寿
》
售價：NT$
352.0
《
南方谈话：邓小平在1992
》
售價：NT$
367.0
《
纷纭万端 ： 近代中国的思想与社会
》
售價：NT$
500.0
《
中国古代文体形态研究（第四版）（中华当代学术著作辑要）
》
售價：NT$
765.0
《
朋党之争与北宋政治·大学问
》
售價：NT$
454.0
《
甲骨文丛书·波斯的中古时代（1040-1797年）
》
售價：NT$
403.0
《
以爱为名的支配
》
售價：NT$
286.0
《
台风天（大吴作品，每一种生活都有被看见的意义）
》
售價：NT$
245.0
|
| 內容簡介： |
|
本书主要介绍人工智能芯片设计相关的知识，包括作为人工智能芯片设计基础的数字集成电路电路设计知识和数字集成电路系统设计知识，进而分析人工智能芯片设计面临的挑战，由此引出本书的重点：人工智能芯片的数据流设计和架构设计，包括了块浮点数设计、卷积神经网络数据量化算法、稀疏化算法、加速器系统控制策略、卷积层加速器设计、全连接层加速器设计等前沿技术。本书在帮助读者获得对人工智能芯片设计全面理解的基础上，使读者也能更好地把握人工智能芯片设计的重点和方向，为读者在此领域进一步研究和开发打下坚实的基础。 本书可作为普通高等学校电子信息类专业、人工智能专业、计算机类专业本科生的教材，也可作为从事人工智能芯片设计的工程技术人员的参考书。
|
| 關於作者： |
|
周巍，西北工业大学教授。主持多项国家级项目和省部级项目，出版多本教材和专著，著作方向：电子信息、人工智能等。
|
| 目錄：
|
目 录
第1章 导论1
1.1 半导体芯片技术概论1
1.2 集成半导体器件技术5
1.3 工艺技术与设计规则8
1.3.1 简介8
1.3.2 CMOS工艺8
1.3.3 设计规则10
习题13
第2章 数字集成电路设计14
2.1 CMOS电路设计14
2.1.1 CMOS反相器设计14
2.1.2 CMOS组合逻辑电路设计15
2.2 时序电路设计17
2.2.1 概述17
2.2.2 静态元件20
2.2.3 动态元件24
习题28
第3章 数字集成电路系统设计29
3.1 数字芯片设计策略29
3.1.1 引言29
3.1.2 数字芯片设计的基本策略30
3.1.3 数字芯片设计的流程30
3.1.4 数字芯片设计的优化技术31
3.1.5 数字芯片设计的发展趋势32
3.2 互连线设计33
3.2.1 互连线设计概述33
3.2.2 互连参数34
3.2.3 互连线模型37
3.2.4 SPICE模型45
3.2.5 小结46
3.3 系统中的时序问题46
3.3.1 基本时序概念46
3.3.2 时序路径50
3.3.3 时序约束51
3.3.4 静态时序分析62
3.4 运算功能块设计64
3.4.1 数据通路64
3.4.2 运算单元69
3.5 存储器和阵列结构90
3.5.1 存储器简介90
3.5.2 SRAM92
3.5.3 行电路101
3.5.4 列电路105
第4章 人工智能与深度学习110
4.1 人工智能110
4.2 深度学习112
4.3 卷积神经网络113
4.3.1 卷积神经网络的算法特征113
4.3.2 卷积神经网络的层级结构116
4.3.3 卷积神经网络加速运算117
第5章 人工智能芯片简介124
5.1 人工智能芯片的定义124
5.2 人工智能芯片的发展历史124
5.3 人工智能芯片的分类125
5.3.1 基于应用领域的分类125
5.3.2 基于计算架构的分类125
5.4 人工智能芯片的应用127
5.4.1 人工智能芯片在计算机视觉领域的应用127
5.4.2 人工智能芯片在自然语言处理领域的应用129
5.4.3 人工智能芯片在语音识别领域的应用130
5.4.4 人工智能芯片在嵌入式系统领域的应用130
5.4.5 人工智能芯片在医疗健康领域的应用131
5.5 总结132
5.5.1 人工智能芯片的发展和应用前景132
5.5.2 发展人工智能芯片的挑战和机遇132
第6章 人工智能芯片数据流设计134
6.1 卷积神经网络模型分析134
6.2 块浮点数设计137
6.2.1 浮点数量化分析137
6.2.2 块浮点数结构设计138
6.2.3 无偏差溢出数据处理140
6.3 卷积神经网络数据量化算法141
6.3.1 轻量级块划分模式141
6.3.2 低位块浮点数设计144
6.3.3 面向硬件加速器的块浮点数据流结构145
6.3.4 四阶误差分析模型147
6.4 卷积神经网络稀疏化算法149
6.4.1 卷积层稀疏化算法150
6.4.2 全连接层稀疏化算法153
6.4.3 卷积神经网络整体稀疏化算法156
6.5 基于Low-Rank特性的加速算法158
6.5.1 卷积神经网络的Low-Rank特性158
6.5.2 基于Low-Rank的卷积层加速方案162
6.5.3 基于奇异值分解的全连接层加速方案165
6.5.4 总体加速方案166
6.5.5 实验结果与分析168
习题173
第7章 人工智能芯片架构设计175
7.1 卷积神经网络加速器整体设计175
7.1.1 加速器设计分析175
7.1.2 加速器系统架构179
7.1.3 硬件架构运行机理181
7.2 加速器系统控制策略182
7.2.1 基于循环分块的卷积运算策略182
7.2.2 存算并行与流水控制184
7.3 卷积层加速器设计186
7.3.1 卷积加速器整体设计186
7.3.2 混合计算分析187
7.3.3 混合算术卷积引擎设计188
7.3.4 片上存储系统设计190
7.3.5 稀疏化卷积计算调度系统192
7.4 全连接层加速器设计194
7.4.1 全连接层存储方案194
7.4.2 计算单元设计195
7.5 存储管理单元195
7.5.1 存储管理单元的重要性196
7.5.2 存储管理单元架构设计197
7.5.3 系统带宽需求分析205
7.5.4 缓存设计和其他模块的协调工作206
7.5.5 缓存设计比较207
习题209
附录A211
参考文献212
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
