新書推薦：
《
微观经济学（第三版）【2024诺贝尔经济学奖获奖者作品】
》
售價：NT$
709.0
《
Python贝叶斯深度学习
》
售價：NT$
407.0
《
文本的密码：社会语境中的宋代文学
》
售價：NT$
306.0
《
启微·狂骉年代：西洋赛马在中国
》
售價：NT$
357.0
《
有趣的中国古建筑
》
售價：NT$
305.0
《
十一年夏至
》
售價：NT$
347.0
《
如何打造成功的商业赛事
》
售價：NT$
407.0
《
万千教育学前·透视学前儿童的发展：解析幼儿教师常问的那些问题
》
售價：NT$
265.0
|
| 內容簡介： |
|
本书系统讲解Verilog HDL语言规则、语法体系，以Verilog-2001和Verilog-2005两种语言标准为依据，精讲语言，全面梳理，知识点系统全面。本书立足语言本身，按照语言体系编排内容，涵盖所有常用语法规则，补充Verilog-2005中新的语言点，既适合作为必备语法资料查询，也适合有一定设计基础的读者学习。主要内容包括Verilog HDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、Test Bench测试与时序检查、面向综合的设计、有限状态机设计、Verilog HDL设计实例等，重点聚焦Verilog HDL综合和仿真，对语言、语法规则用案例进行阐释，用综合工具和仿真工具进行验证，利于读者加深理解。
|
| 關於作者： |
|
王金明，大学副教授、硕士生导师。获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选”十一五”国家级规划教材和”十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，共获得全国一等奖8项。
|
| 目錄：
|
|
目 录第1章 Verilog HDL入门11.1 Verilog HDL简史11.2 Verilog HDL描述的层级21.3 Verilog HDL设计的流程31.3.1 设计输入31.3.2 综合41.3.3 布局布线41.3.4 时序分析41.3.5 功能仿真与时序仿真51.3.6 编程与配置51.4 Verilog HDL文字规则51.4.1 词法51.4.2 空白符51.4.3 注释61.4.4 操作符61.4.5 字符串61.4.6 关键字71.5 数字71.5.1 整数81.5.2 实数91.5.3 数的转换101.6 标识符101.6.1 标识符简介101.6.2 转义标识符10习题111第2章 数据类型122.1 值集合122.2 net数据类型122.2.1 wire型与tri型132.2.2 其他net类型132.3 variable数据类型142.3.1 reg型152.3.2 integer型与time型152.3.3 real型与realtime型162.4 向量162.5 数组172.5.1 数组简介172.5.2 存储器172.5.3 数组的赋值172.6 参数182.6.1 parameter参数182.6.2 localparam局部参数202.6.3 specparam参数212.6.4 参数值修改22习题222第3章 表达式243.1 操作符243.1.1 算术操作符243.1.2 关系操作符263.1.3 相等操作符263.1.4 逻辑操作符273.1.5 位操作符273.1.6 缩减操作符283.1.7 移位操作符283.1.8 指数操作符303.1.9 条件操作符303.1.10 拼接操作符303.1.11 操作符的优先级313.2 操作数313.2.1 整数323.2.2 位选和段选323.2.3 数组343.2.4 字符串343.3 表达式的符号353.4 表达式的位宽373.4.1 表达式位宽的规则373.4.2 表达式位宽示例383.5 赋值和截断40习题342第4章 门级和开关级建模434.1 Verilog HDL门元件434.2 门元件的例化454.2.1 门元件的例化简介454.2.2 门延时464.2.3 驱动强度484.3 开关级元件504.3.1 MOS开关504.3.2 双向导通开关514.4 门级结构建模524.5 用户自定义元件534.6 组合逻辑UDP元件544.7 时序逻辑UDP元件554.7.1 电平敏感时序UDP元件554.7.2 边沿敏感时序UDP元件564.7.3 电平敏感和边沿敏感行为的混合描述564.8 时序UDP元件的初始化和例化574.8.1 时序UDP元件的初始化574.8.2 时序UDP元件的例化58习题459第5章 数据流建模605.1 连续赋值605.1.1 连续赋值605.1.2 net型变量声明时赋值605.1.3 赋值延时615.1.4 驱动强度625.2 数据流建模635.3 加法器和减法器645.4 格雷码与二进制码的转换685.5 三态逻辑设计71习题572第6章 行为级建模736.1 行为级建模概述736.1.1 always过程语句736.1.2 initial过程756.2 过程时序控制766.2.1 延时控制766.2.2 事件控制776.3 过程赋值796.3.1 variable型变量声明时赋值796.3.2 阻塞过程赋值796.3.3 非阻塞过程赋值806.3.4 阻塞赋值过程与非阻塞过程赋值的区别816.4 过程连续赋值836.4.1 assign和deassign836.4.2 force和release836.5 块语句846.5.1 串行块begin-end846.5.2 并行块fork-join856.5.3 块命名866.6 条件语句876.6.1 if-else语句886.6.2 case语句906.6.3 casez与casex语句926.7 循环语句946.7.1 for语句946.7.2 repeat、while和forever语句95习题697第7章 层次结构997.1 模块和模块例化997.2 带参数模块例化与参数传递1017.2.1 带参数模块例化1017.2.2 用parameter进行参数传递1027.2.3 用defparam进行参数重载1047.3 层次路径名1057.4 generate生成语句1077.4.1 generate、for生成语句1077.4.2 generate、if生成语句1097.4.3 generate、case生成语句1107.5 属性112习题7113第8章 任务与函数1158.1 任务1158.1.1 任务1158.1.2 任务示例1168.2 函数1198.2.1 函数1198.2.2 任务和函数的区别1228.3 automatic任务和函数1238.3.1 automatic任务1238.3.2 automatic函数1248.4 系统任务与系统函数1258.5 显示类任务1268.5.1 $display与$write1268.5.2 $strobe与$monitor1288.6 文件操作类任务1298.6.1 $fopen与$fclose1298.6.2 $fgetc与$fgets1308.6.3 $readmemh与$readmemb1328.7 控制和时间类任务1338.7.1 $finish与$stop1338.7.2 $time、$stime与$realtime1348.7.3 $printtimescale与$timeformat1358.7.4 $signed与$unsigned1368.8 随机数及概率分布函数1378.8.1 $random1378.8.2 概率分布函数1398.9 编译指令1408.9.1 `timescale1408.9.2 `define和`undef1428.9.3 `ifdef、`else、`elsif、`endif和`ifndef1428.9.4 `include1448.9.5 `default_nettype1458.9.6 其他编译指令145习题8146第9章 Test Bench测试与时序检查1479.1 Test Bench测试1479.1.1 Test Bench1479.1.2 产生激励信号1479.1.3 产生时钟信号1489.1.4 读写文件1499.1.5 显示结果1519.2 测试实例1529.2.1 乘法器测试1529.2.2 数据选择器测试1539.2.3 格雷码计数器1549.3 specify块1569.3.1 specify块简介1569.3.2 模块路径延时1579.3.3 模块路径延时和分布延时混合1599.4 时序检查1599.4.1 $setup和$hold1609.4.2 $width和$period1619.5 SDF文件162习题9163第10章 面向综合的设计16410.1 可综合的设计16410.2 加法器设计16610.2.1 行波进位加法器16610.2.2 超前进位加法器16710.3 乘法器设计17110.3.1 用乘法操作符实现17110.3.2 布斯乘法器17210.3.3 查找表乘法器17610.4 有符号数的运算18110.5 ROM存储器18410.5.1 用数组例化存储器18410.5.2 例化lpm_rom实现存储器18610.6 RAM存储器18810.6.1 单口RAM18810.6.2 双口RAM19110.7 流水线设计19410.8 资源共享197习题10199第11章 有限状态机设计20011.1 有限状态机简介20011.2 有限状态机的Verilog HDL描述20111.2.1 三段式状态机描述20211.2.2 两段式状态机描述20311.2.3 单段式描述20411.3 状态的编码20611.3.1 常用的编码方式20611.3.2 状态编码的定义20711.3.3 用属性指定状态编码方式21111.3.4 多余状态的处理21111.4 用有限状态机设计除法器21111.5 用有限状态机控制流水灯21511.6 用状态机控制字符液晶217习题11225 第12章 Verilog HDL设计实例22712.1 标准PS/2键盘22712.2 超声波测距23212.3 4×4矩阵键盘23712.4 汉字图形点阵液晶24312.4.1 LCD12864B汉字图形点阵液晶24312.4.2 汉字图形点阵液晶静态显示24412.4.3 汉字图形点阵液晶动态显示24712.5 VGA显示器24912.5.1 VGA显示原理与时序24912.5.2 VGA彩条信号发生器25112.5.3 VGA图像显示25512.6 TFT液晶屏26112.6.1 TFT液晶屏26112.6.2 TFT液晶屏显示彩色圆环26412.6.3 TFT液晶屏显示动态矩形26912.7 音乐演奏电路27112.7.1 音符演奏27212.7.2 乐曲演奏27612.8 开方运算28112.9 Cordic算法及其实现28612.9.1 Cordic算法28612.9.2 Cordic算法的实现288习题12295附录A Verilog HDL关键字297参考文献298
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
