新書推薦：
《
我真正想要什么？：智慧瑜伽答问/正念系列
》
售價：NT$
265.0
《
元朝理财记 从成吉思汗的崛起到元朝的衰亡
》
售價：NT$
449.0
《
欧洲史：一本书历览欧洲数千年兴衰起伏，理解欧洲文明何以铸就今日世界
》
售價：NT$
1520.0
《
趣学CCNA——路由与交换（第2版）
》
售價：NT$
458.0
《
世界航空地理（世界国别与区域地理研究丛书）
》
售價：NT$
1112.0
《
学术的中心：英法德美
》
售價：NT$
398.0
《
为什么要读人类学
》
售價：NT$
352.0
《
井邑无衣冠 ： 地方视野下的唐代精英与社会
》
售價：NT$
434.0
|
| 編輯推薦： |
在审读温德通老师的《集成电路制造工艺与工程应用》一书的首版时，我对于他亲自绘制的数百幅工艺流程图印象深刻，并且深感佩服，这些图片在目前讲述集成电路工艺的教材中是看不到的，这也是我决定这本书一定要采用彩色印刷的原因。而且教材往往囿于知识体系的完整，不可能将具体的工艺流程如此详细地讲解，而我们在学习的时候，对于许多同类书所叙述的工艺流程总是仅限于名词的解释和空洞的描述，而温老师得益于他十多年在企业中的工作经验，弥补了这些不足，为读者奉上了这本佳作。
而此次的新版修订，作者与时俱进，增加了大量新工艺的流程3D彩图，并且对原版书的大量图片进行了重绘，并且配备了PPT和视频课程，方便读者阅读和学习，增加了这么多新内容，而且距离第1版的出版已经过去了6年，但是作者依然强烈要求不能涨价，因此新版依然维持了和第1版相同的价格。
作为同是微电子学专业的我，深知这样的书在编写上的难度，以及找寻愿意去写这样的书的作者有多难。本书的出现，相信一定会为集成电路领域做出很大的贡献！这个领域虽然小众，但是对于和传统教科书有所区别，具有鲜明特点和针对性的图书的需求，我一直相信是有的，而且很大。
在编写时，温老师
|
| 內容簡介： |
《集成电路制造工艺与工程应用 第2版》在第1版的基础上新增了大量新工艺彩图，配备了PPT课件和17小时的课程视频。
《集成电路制造工艺与工程应用 第2版》以实际应用为出发点，抓住目前半导体工艺的工艺技术逐一进行介绍，例如应变硅技术、HKMG技术、SOI技术和FinFET技术。然后从工艺整合的角度，通过图文对照的形式对典型工艺进行介绍，例如隔离技术的发展、硬掩膜版工艺技术、LDD工艺技术、Salicide工艺技术、ESD IMP工艺技术、Al和Cu金属互连，并将这些工艺技术应用于实际工艺流程中，通过实例让大家能快速地掌握具体工艺技术的实际应用。本书旨在向从事半导体行业的朋友介绍半导体工艺技术，给业内人士提供简单易懂并且与实际应用相结合的参考书。本书也可供微电子学与集成电路专业的学生和教师阅读参考。
|
| 關於作者： |
温德通，芯片设计工程师。毕业于西安电子科技大学微电子学院。曾就职于中芯国际集成电路制造（上海）有限公司，负责工艺制程整合方面的工作；后加入晶门科技（深圳）有限公司，负责集成电路制造工艺、器件、设计规则、物理验证、闩锁效应和ESD电路设计等方面的工作；目前就职于一家全球领先的芯片设计公司，负责集成电路制造工艺、器件、设计规则、物理验证、闩锁效应、IO电路设计和ESD设计等方面的工作。已出版图书《集成电路制造工艺与工程应用》和《CMOS集成电路门锁效应》。
邮箱：wendetong@139.com
|
| 目錄：
|
第1章引言
1.1崛起的CMOS工艺制程技术
1.1.1双极型工艺制程技术简介
1.1.2PMOS工艺制程技术简介
1.1.3NMOS工艺制程技术简介
1.1.4CMOS工艺制程技术简介
1.2特殊工艺制程技术
1.2.1BiCMOS工艺制程技术简介
1.2.2BCD工艺制程技术简介
1.2.3HV-CMOS工艺制程技术简介
1.3MOS集成电路的发展历史
1.4MOS器件的发展和面临的挑战
参考文献
第2章先进工艺制程技术
2.1应变硅工艺技术
2.1.1应变硅技术的概况
2.1.2应变硅技术的物理机理
2.1.3源漏嵌入SiC应变技术
2.1.4源漏嵌入SiGe应变技术
2.1.5应力记忆技术
2.1.6接触刻蚀阻挡层应变技术
2.2HKMG工艺技术
2.2.1栅介质层的发展和面临的挑战
2.2.2衬底量子效应
2.2.3多晶硅栅耗尽效应
2.2.4等效栅氧化层厚度
2.2.5栅直接隧穿漏电流
2.2.6高介电常数介质层
2.2.7HKMG工艺技术
2.2.8金属嵌入多晶硅栅工艺技术
2.2.9金属替代栅极工艺技术
2.3SOI工艺技术
2.3.1SOS技术
2.3.2SOI技术
2.3.3PD-SOI
2.3.4FD-SOI
2.4FinFET和UTB-SOI工艺技术
2.4.1FinFET的发展概况
2.4.2FinFET和UTB-SOI的原理
2.4.3FinFET工艺技术
参考文献
集成电路制造工艺与工程应用第2版
目录
第3章工艺集成
3.1隔离技术
3.1.1pn结隔离技术
3.1.2LOCOS（硅局部氧化）隔离技术
3.1.3STI（浅沟槽）隔离技术
3.1.4LOD效应
3.2硬掩膜版（Hard Mask）工艺技术
3.2.1硬掩膜版工艺技术简介
3.2.2硬掩膜版工艺技术的工程应用
3.3漏致势垒降低效应和沟道离子注入
3.3.1漏致势垒降低效应
3.3.2晕环离子注入
3.3.3浅源漏结深
3.3.4倒掺杂阱
3.3.5阱邻近效应
3.3.6反短沟道效应
3.4热载流子注入效应与轻掺杂漏（LDD）工艺技术
3.4.1热载流子注入效应简介
3.4.2双扩散漏（DDD）和轻掺杂漏（LDD）工艺技术
3.4.3
侧墙（Spacer Sidewall）工艺技术
3.4.4轻掺杂漏离子注入和
侧墙工艺技术的工程应用
3.5金属硅化物技术
3.5.1Polycide工艺技术
3.5.2Salicide工艺技术
3.5.3SAB工艺技术
3.5.4SAB和Salicide工艺技术的工程应用
3.6静电放电离子注入技术
3.6.1静电放电离子注入技术
3.6.2静电放电离子注入技术的工程应用
3.7金属互连技术
3.7.1接触孔和通孔金属填充
3.7.2铝金属互连
3.7.3铜金属互连
3.7.4阻挡层金属
参考文献
第4章工艺制程整合
4.1亚微米CMOS前段工艺制程技术流程
4.1.1衬底制备
4.1.2双阱工艺
4.1.3有源区工艺
4.1.4LOCOS隔离工艺
4.1.5阈值电压离子注入工艺
4.1.6栅氧化层工艺
4.1.7多晶硅栅工艺
4.1.8轻掺杂漏（LDD）离子注入工艺
4.1.9侧墙工艺
4.1.10源漏离子注入工艺
4.2亚微米CMOS后段工艺制程技术流程
4.2.1ILD工艺
4.2.2接触孔工艺
4.2.3金属层1工艺
4.2.4IMD1工艺
4.2.5通孔1工艺
4.2.6金属电容（MIM）工艺
4.2.7金属层2工艺
4.2.8IMD2工艺
4.2.9通孔2工艺
4.2.10顶层金属工艺
4.2.11钝化层工艺
4.3深亚微米CMOS前段工艺技术流程
4.3.1衬底制备
4.3.2有源区工艺
4.3.3STI隔离工艺
4.3.4双阱工艺
4.3.5栅氧化层工艺
4.3.6多晶硅栅工艺
4.3.7轻掺杂漏（LDD）离子注入工艺
4.3.8侧墙工艺
4.3.9源漏离子注入工艺
4.3.10HRP工艺
4.3.11Salicide工艺
4.4深亚微米CMOS后段工艺技术
4.5纳米CMOS前段工艺技术流程
4.6纳米CMOS后段工艺技术流程
4.6.1ILD工艺
4.6.2接触孔工艺
4.6.3IMD1工艺
4.6.4金属层1工艺
4.6.5IMD2工艺
4.6.6通孔1和金属层2工艺
4.6.7IMD3工艺
4.6.8通孔2和金属层3工艺
4.6.9IMD4工艺
4.6.10顶层金属Al工艺
4.6.11钝化层工艺
参考文献
第5章晶圆接受测试
（WAT）
5.1WAT概述
5.1.1WAT简介
5.1.2WAT测试类型
5.2MOS参数的测试条件
5.2.1阈值电压Vt的测试条件
5.2.2饱和电流Idsat的测试条件
5.2.3漏电流Ioff的测试条件
5.2.4源漏击穿电压BVD的测试条件
5.2.5衬底电流Isub的测试条件
5.3栅氧化层参数的测试条件
5.3.1电容Cgox的测试条件
5.3.2电性厚度Tgox的测试条件
5.3.3击穿电压BVgox的测试条件
5.4寄生MOS参数的测试条件
5.5pn结参数的测试条件
5.5.1电容Cjun的测试条件
5.5.2击穿电压BVjun的测试条件
5.6方块电阻的测试条件
5.6.1NW方块电阻的测试条件
5.6.2PW方块电阻的测试条件
5.6.3Poly方块电阻的测试条件
5.6.4AA方块电阻的测试条件
5.6.5金属方块电阻的测试条件
5.7接触电阻的测试条件
5.7.1AA接触电阻的测试条件
5.7.2Poly接触电阻的测试条件
5.7.3金属通孔接触电阻的测试条件
5.8隔离的测试条件
5.8.1AA隔离的测试条件
5.8.2Poly隔离的测试条件
5.8.3金属隔离的测试条件
5.9电容的测试条件
5.9.1电容的测试条件
5.9.2电容击穿电压的测试条件
后记
缩略语
本书配套视频课程
|
| 內容試閱：
|
第2版前言
集成电路作为人工智能、高性能计算、机器人和生物技术等前沿技术领域的基础，在当前不断升高的技术壁垒和贸易壁垒下，受到的影响尤为严重，集成电路全球供应链的格局可以说发生了天翻地覆的变化。在这个背景下，为了突破技术壁垒，保证国内集成电路产业链的安全和完整，国家也在不断加大对集成电路领域的资源投入，集成电路科学与工程也被列为一级学科，集成电路领域也越来越受到高校和科研机构的重视。在可以预见的将来，集成电路的地位依然无可替代，集成电路日新月异，集成电路产业链从设计到制造，需要大量的专业人才。
恰逢其时，2018年本书第1版出版，有幸受到了许多集成电路业界前辈和同行的关注和肯定，同时该书也被众多高校选为集成电路制造工艺的教材，许多集成电路企业也将该书选为推荐书籍。随后，我的第二本书《CMOS集成电路闩锁效应》也于2020年出版。为了更好地服务集成电路制造工艺领域的人才培养，借此次修订之机，我在完善本书现有PPT课件的同时，还为本书配备了公开课视频以及专门为视频制作的一系列PPT课件。
本书第1版出版以来，很多热心读者与我进行了交流和反馈，指出了书上有误的内容，我均在本书里进行了修改和订正，特别是以下几处：
◆ 对第1章中部分电路图做了修改。
◆ 对第1章和第2章中双极型晶体管的内容进行了订正，特别是部分有误的工艺剖面图，删除了NW和PW图层，使用p 作隔离墙。
◆ 对第3章中pn结隔离技术的部分描述做了更正，目前所有的CMOS集成电路都是利用反偏的pn结进行隔离的，例如NMOS和PMOS之间的隔离是利用NW和PW之间形成的反偏pn结进行隔离的，例如漏端与衬底之间的pn结也是反偏的。
◆ 参考了《硅基集成芯片制造工艺原理》以及公开发布的资料和文献，对第2章的FinFET工艺流程进行了扩展，增加了更多的工艺流程图和3D彩图描述FinFET工艺流程的简单制造过程。
真心感谢这些热心的读者，是你们让这本书不断变得更好。让我们一起努力，为我国的集成电路技术的发展踔厉奋进，为我国的集成电路技术人才培养和集成电路知识传播贡献力量。
最后，希望你喜欢这本书！
温德通
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
