新書推薦：
《
《你的名字。》美术画集
》
售價：NT$
562.0
《
北齐书（点校本二十四史修订本 全2册）
》
售價：NT$
770.0
《
美丽的地球：高山（呈现世界70余座宏伟高山，感受世界的起伏）
》
售價：NT$
510.0
《
下一个风口：新质生产力驱动下的科创投资逻辑
》
售價：NT$
364.0
《
傻钱：社交浪潮与散户革命
》
售價：NT$
354.0
《
猎头高情商沟通实务
》
售價：NT$
255.0
《
桃花夭夭，灼一世芳华：古代蕙心女子的诗情词韵
》
售價：NT$
218.0
《
生活在低处
》
售價：NT$
291.0
|
| 編輯推薦： |
（1）内容紧贴教学实际，重视基础，面向应用，注重理论联系实际。
（2）注重强调经典数字电子技术基础知识的系统性、完整性。
（3）融入现代 EDA 技术和 Verilog HDL 语言的相关内容。
（4）以Vivado、ModelSim软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以EGO1“口袋实验板”为目标板，代码和案例均基于目标板做了验证。
（5）通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍Verilog工程开发的手段与技能，实现软件、语言、目标板的有机结合。
（6）教学资源丰富，包括教学课件、习题答案和课程教学计划等，便于课堂教学和读者自学。
|
| 內容簡介： |
本书作为数字电子技术课程的教材，在借鉴目前国内外知名高校同类教材的基础上，将传统的数字电子技术和以现代 EDA 技术为基础的数字电子技术相结合，以提高学生的基础理论知识和创新设计能力为目标，系统完整地介绍数字电子技术的相关内容，兼顾经典数字逻辑电路的基础知识和基础理论，同时借助现代 EDA 工具和 VerilogHDL语言，对传统的数字逻辑电路的设计方式进行改进和提高，从中体会高效的设计工具带来的设计理念和设计方法的改变。
本书前6章和第10章是传统数字电子技术的内容，包括数制和码制，逻辑代数基础，集成逻辑门，组合逻辑电路，时序逻辑电路和数/模、模/数转换以及脉冲产生电路等内容；第7~9章是现代 EDA 技术和 VerilogHDL数字逻辑设计的相关内容，由浅入深地阐述 EDA技术、FPGA/CPLD和用 Verilog HDL进行数字逻辑设计的知识与技能。本书内容紧贴教学实际，重视基础，面向应用，注重理论联系实际。
本书配有教学课件、习题答案和课程教学计划等教学资源，可作为高等院校电子信息类、电气类、计算机类、自动化类、仪器仪表等专业“数字电子技术”课程的教材，也可供从事电路设计和数字系统开发的工程技术人员阅读参考。
|
| 關於作者： |
|
王金明，博士，副教授、硕导。获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，军队级教学成果二等奖1项；获国家发明专利授权2项，软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选“十一五”国家级规划教材和“十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访学1年；指导本科生全国大学生电子设计竞赛，获全国一等奖、二等奖多项。
|
| 目錄：
|
第1章数制与码制
1.1引言
1.1.1电子技术的发展
1.1.2数字信号与数字电路
1.1.3数字电路设计方式的发展
1.2数制
1.2.1按位计数制
1.2.2数制转换
1.2.3带符号数的表示
1.2.4带符号数的补码运算
1.3码制
1.3.1二十进制编码(BCD码)
1.3.2格雷码
1.3.3ASCII码
习题1
第2章逻辑代数基础
2.1逻辑代数
2.1.1逻辑变量与逻辑函数
2.1.2基本的逻辑运算
2.1.3复合逻辑运算
2.2逻辑代数的定律和规则
2.2.1逻辑代数的九个定律
2.2.2逻辑代数的三大规则
2.3逻辑函数的描述方式
2.3.1逻辑表达式
2.3.2真值表
2.3.3逻辑图
2.3.4最小项与最小项表达式
2.3.5最大项与最大项表达式
2.4逻辑函数的化简
2.4.1逻辑代数化简法
2.4.2卡诺图化简法
2.5含有无关项的逻辑函数的化简
习题2
第3章集成逻辑门
3.1概述
3.2CMOS集成逻辑门
3.3集成逻辑门主要性能参数
3.4三态逻辑门
3.5漏极开路门
习题3
实验与设计
第4章组合逻辑电路
4.1组合逻辑电路分析
4.2基于逻辑门的组合逻辑电路设计
4.3常用的组合逻辑模块
4.3.1编码器
4.3.2译码器
4.3.3数据选择器
4.3.4加法器
4.3.5数值比较器
4.4组合逻辑模块的应用
4.4.1译码器的应用
4.4.2数据选择器的应用
4.4.3加法器的应用
4.5组合逻辑电路中的竞争冒险
习题4
实验与设计
第5章触发器
5.1SR锁存器
5.2SR触发器
5.3集成触发器
5.3.1D触发器
5.3.2JK触发器
5.3.3T触发器
5.3.4触发器的异步端口
5.3.5触发器逻辑功能的转换
5.4触发器的应用
5.4.1触发器构成异步行波计数器
5.4.2触发器构成的同步计数器
5.4.3计数器的异步变模
习题5
实验与设计
第6章时序逻辑电路
6.1同步时序电路的分析
6.2同步时序电路的设计
6.2.1设计步骤
6.2.2设计举例
6.3MSI计数器
6.3.1MSI异步计数器
6.3.2MSI同步计数器
6.4移位寄存器
6.4.1触发器构成移位寄存器
6.4.2MSI移位寄存器
6.4.3移位型计数器
6.4.4序列检测器
6.4.5序列发生器
6.5存储器
6.5.1半导体存储器
6.5.2闪存(Flash)
6.5.3静态随机存储器(SRAM)
6.5.4动态随机存取存储器(DRAM)
习题6
实验与设计
第7章EDA技术与PLD
7.1EDA技术概述
7.2EDA设计的流程
7.3PLD概述
7.4PLD的原理与结构
7.5低密度PLD
7.5.1PROM
7.5.2PLA
7.5.3PAL
7.5.4GAL
7.6CPLD的原理与结构
7.7FPGA的原理与结构
7.7.1查找表结构
7.7.2典型FPGA的结构
7.8FPGA/CPLD的编程工艺
7.8.1熔丝型开关
7.8.2浮栅编程工艺
7.8.3SRAM编程工艺
7.9FPGA/CPLD的编程与配置
7.9.1在系统可编程
7.9.2Artix7器件的配置
习题7
实验与设计
第8章Verilog数字逻辑设计
8.1Verilog HDL简史
8.2Verilog描述的层级和方式
8.3Verilog门级结构描述
8.3.1门元件
8.3.2门元件的例化
8.3.3门级结构描述
8.4数据流描述
8.4.1连续赋值
8.4.2数据流描述
8.4.3数据流描述加法器
8.4.4数据流描述减法器
8.4.5数据流描述触发器
8.4.6格雷码与二进制码相互转换
8.5行为描述
8.5.1always过程语句
8.5.2initial过程
8.5.3过程赋值
8.6行为语句
8.6.1ifelse语句
8.6.2case语句
8.6.3for语句
8.6.4generate、for生成语句
8.6.5m序列产生器
8.7任务和函数
8.7.1任务
8.7.2函数
8.8多层次结构电路设计
8.8.1带参数模块例化
8.8.2用parameter进行参数传递
8.8.3用defparam语句进行参数重载
8.9三态逻辑设计
习题8
实验与设计
第9章Verilog数字逻辑设计进阶
9.1加法器设计
9.1.1行波进位加法器
9.1.2超前进位加法器
9.2乘法器设计
9.2.1乘法操作符
9.2.2布斯乘法器
9.2.3查找表乘法器
9.3有符号数的运算
9.3.1有符号数的加法运算
9.3.2有符号数的乘法运算
9.3.3绝对值运算
9.4ROM存储器
9.5RAM存储器
9.5.1单口RAM
9.5.2异步FIFO
9.6有限状态机设计
9.6.1有限状态机的Verilog描述
9.6.2状态编码
9.7用有限状态机实现除法器
9.8用有限状态机控制流水灯
9.9用有限状态机控制字符液晶
9.10TFT液晶屏
9.10.1TFTLCD液晶屏
9.10.2TFTLCD液晶屏显示彩色圆环
9.11音乐演奏电路
9.11.1音符演奏
9.11.2音乐演奏
习题9
实验与设计
第10章数/模、模/数转换和脉冲电路
10.1概述
10.2D/A转换器
10.2.1D/A转换的原理
10.2.2权电阻D/A转换器
10.2.3倒T形D/A转换器
10.3D/A转换器的精度和速度
10.4A/D转换器
10.4.1A/D转换的原理
10.4.2并行比较型A/D转换器
10.4.3逐次逼近型A/D转换器
10.5A/D转换的精度和速度
10.6多谐振荡器
10.6.1门电路多谐振荡器
10.6.2石英晶体振荡器
10.7单稳态触发器
10.7.1门电路构成单稳态触发器
10.7.2集成单稳态触发器
10.8555定时器
10.8.1555定时器的功能与结构
10.8.2555构成的多谐振荡器
10.8.3555构成的单稳态触发器
习题10
附录AVerilog HDL语言要素
A.1词法
A.2整数和实数
A.3数据类型
A.4向量
A.5数组
A.6参数
A.7操作符
A.8语句
A.9用Verilog描述组合电路
A.10用Verilog描述时序电路
附录BVerilog HDL关键字
参考文献
|
| 內容試閱：
|
在过去的几十年里，电子技术尤其是数字电子技术的发展是人类社会中发展最迅速、影响最深远的。数字技术的发展遵循指数规律，推动我们进入信息化和“数字化生存”的时代，并仍在持续不断地向更深和更广的行业和领域扩展。
在高等院校教学中，“数字电子技术”是电子信息类、电气类、计算机类、自动化类专业一门重要的专业基础课程，也是高校相关专业研究生考试的必考课程，具有很强的基础性、广泛性和实用性。根据数字电子技术课程的教学要求和人才培养需求，本书在编写过程中重点突出如下几点。
一、 注重强调经典数字电子技术基础知识的系统性、完整性。前6章和第10章为经典数字电子技术的内容，包括数制与码制，逻辑代数基础，集成逻辑门，组合逻辑电路，触发器，时序逻辑电路的概念及其分析与设计方法，器件主要是74系列集成逻辑电路和各种MSI集成部件，分析和设计方法以手工、半手工设计方式为主。这些传统数字电子技术的基础理论和基础知识，读者必须系统完整地掌握。
二、 融入现代EDA技术和Verilog HDL语言的相关内容。EDA技术把数字逻辑电路的设计从手工、半手工方式带入自动和半自动的时代，更加高效便捷，也带来了设计思路和设计理念的改变，EDA技术成为现代数字设计的普遍工具，故在数字电子技术中引入EDA技术已不可避免。第7~9章是基于EDA技术的数字设计内容，使经典数字电子技术内容与基于EDA技术的设计内容保持各自的独立性，而不是将其穿插在一起，这样有助于读者清晰了解数字电子技术发展演变的脉络，并在对比学习中加深理解，也便于根据教学需要安排学时。
三、 基于重视基础、面向应用、少而精的原则，注重理论联系实际。经典数字电子技术的内容强调基本概念、基本理论、基本器件和基本分析方法，压缩一些烦琐和过时的内容； 基于EDA技术的内容也以基本概念和基本应用为原则，强调门级结构描述，数据流描述和行为描述的概念和特点，按“器件—语言—案例”的顺序展开，由浅入深地介绍涉及的EDA技术、FPGA/CPLD、Verilog HDL数字逻辑设计的内容，并与传统数字电子技术的内容进行比较，如同样设计加法器、计数器或者m序列，用传统的数字部件实现和用Verilog语言实现，其方便程度、难易程度以及可扩展性都会有较大的区别。
四、 本书数字逻辑电路的符号以矩形符号为主，在大规模PLD（第7~9章）中，则主要采用特定外形符号表示。矩形符号和特定外形符号均是由IEEE等国际组织认定的国际标准符号，对于学习者和从业者来说，这两类符号均应熟练掌握。
本书选取Vivado工具作为设计平台，以EGO1“口袋实验板”作为目标板，代码和案例均基于目标板做了验证，市面上的其他实验板也基本能满足这些代码和案例的下载验证需求，可方便地进行移植。
当前的“数字电子技术”课堂教学呈现出如下一些特点： 第一，根据学为中心、教为主导的教学理念，课程的实施策略不断改进，教学方式和教学手段更加丰富，比如线上线下混合式教学方式，问题牵引式、研讨式教学手段更多地进入课堂。第二，开放式、自主式学习越来越多地进入教学中，“数字电子技术”的课程教学资源非常丰富，网络上相关的慕课和教学视频很多，学生的学习不限于课堂上，慕课、微课等形式也越来越多地应用于课程教学中。
作者基于上述认识编写了本书，力图使教材的内容适应教学的发展，适应技术的进步。本书的理论教学学时安排建议为48学时，其中传统数字电子技术的内容（第1~6章和第10章）为30学时； 基于EDA技术和Verilog HDL的数字电子技术内容（第7~9章）为18学时，该部分内容的学时可以根据实际情况增加或者减少； 实践教学学时建议为16学时。有的章节可以自学的方式实施。
本书提供配套电子课件、习题答案和课程教学计划等教学资源。
由于作者水平所限，加之时间仓促，书中错误与疏漏之处在所难免，诚挚希望同行和广大读者批评指正。Email： tupwenyi@163.com。
作者
2024年5月
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
