新書推薦：
《
快人一步：系统性能提高之道
》
售價：NT$
505.0
《
我们为什么会做梦：让梦不再神秘的新科学
》
售價：NT$
352.0
《
算法图解（第2版）
》
售價：NT$
356.0
《
科学的奇幻之旅
》
售價：NT$
352.0
《
画艺循谱：晚明的画谱与消闲
》
售價：NT$
653.0
《
新民说·现实政治史：从马基雅维利到基辛格
》
售價：NT$
454.0
《
宽容是件奢侈品（人生360度·一分钟经典故事）
》
售價：NT$
203.0
《
甲骨拼合六集
》
售價：NT$
1520.0
|
| 內容簡介： |
|
本书针对数字系统设计和工程开发的要求与特点，按照数字系统的整体结构，通过由浅入深的设计实例，采用Verilog HDL对FPGA数字系统设计流程、关键技术及原理和方法进行深入讲解，包括FPGA数字系统设计的基本流程及其实现、组合与时序逻辑电路设计、有限状态机、数据通道设计、时序分析、流水线及设计优化等内容。全部设计原理和方法通过具体设计实例演示，主要包括通用计数器、通用异步收发器（UART）、有符号数算术运算电路、FIR滤波器等内容。本书既可作为电子信息类、自动化类、电气类及计算机类各专业高年级本科生和研究生的教材或参考书，也可作为电子系统设计及数字集成电路设计工程师的专业技术培训教材或自学参考书。
|
| 關於作者： |
|
王建民，男，副教授，主要从事数字电子技术、模拟电子技术、硬件描述语言和FPGA数字系统设计理论和教学工作，并致力于实验项目开发与改进。
|
| 目錄：
|
|
第1章 设计流程：Quartus Prime简介1.1 典型设计流程1.2 设计实例：LED控制电路设计与实现1.2.1 启动Quartus Prime软件1.2.2 创建工程1.2.3 设计输入1.2.4 向工程添加文件1.2.5 编译1.2.6 功能仿真1.2.7 引脚分配1.3 下载1.4 电路测试1.5 思考题1.6 实践练习第2章 门级原语和模块实例化2.1 模块2.2 门级原语2.3 模块实例化2.4 设计实例：五选一数据选择器2.5 数字电路的仿真2.6 二选一数据选择器的Testbench模块2.7 ModelSim仿真2.7.1 基本仿真流程2.7.2 仿真过程2.8 思考题2.9 实践练习第3章 组合逻辑电路设计3.1 数码显示电路3.1.1 连续赋值语句3.1.2 显示译码电路3.1.3 数据选择译码电路3.1.4 滚动显示电路3.2 组合逻辑always块3.3 编码器和译码器3.3.1 编码器和优先编码器3.3.2 译码器3.4 参数化模块设计3.5 BCD码加法显示电路3.5.1 加法器3.5.2 二进制数-BCD码转换电路3.5.3 BCD码加法电路设计实现3.6 实例化IP核数字电路设计3.6.1 加/减电路3.6.2 实例化IP核加/减电路设计3.6.3 实例化IP核3.7 避免产生锁存器3.8 思考题3.9 实践练习第4章 时序逻辑电路设计4.1 基本存储元件4.1.1 锁存器4.1.2 D触发器4.1.3 寄存器4.2 时序逻辑电路仿真4.2.1 时序逻辑电路的Testbench模块4.2.2 ModelSim工程仿真流程4.3 计数器4.3.1 通用计数器4.3.2 模M计数器4.4 移位寄存器4.5 环形计数器和约翰逊计数器4.5.1 环形计数器4.5.2 约翰逊计数器4.6 线性反馈移位寄存器4.7 计数分频电路4.7.1 偶分频电路4.7.2 奇分频电路4.7.3 设计实例：流水灯电路4.8 同步时序电路与导出时钟4.9 简易秒表4.10 时钟显示电路4.11 思考题4.12 实践练习第5章 有限状态机5.1 有限状态机特征和结构5.2 有限状态机的表示5.2.1 状态转换图5.2.2 状态转换表5.2.3 算法状态机图5.3 米利状态机和摩尔状态机5.3.1 边沿检测电路5.3.2 摩尔状态机5.3.3 米利状态机5.3.4 摩尔状态机和米利状态机的区别5.4 序列检测器5.5 格雷码计数器5.6 双向计数器5.7 思考题5.8 实践练习第6章 通用异步收发器6.1 过采样6.1.1 过采样方案6.1.2 波特率产生模块6.2 接收模块6.3 接口电路6.4 发送模块6.5 完整的UART6.6 思考题6.7 实践练习第7章 数据通道7.1 带有限状态机的数据通道7.2 寄存器传输级设计7.2.1 RTL抽象层次和电路架构7.2.2 算法7.2.3 数据流模型7.2.4 RTL设计7.3 FSMD设计7.3.1 寄存器传输操作7.3.2 数据通道7.3.3 控制器7.4 乘法器7.4.1 寄存器传输操作7.4.2 设计实现7.4.3 资源共享乘法器的设计7.5 思考题7.6 实践练习第8章 流水线设计8.1 吞吐率和延迟8.2 流水线设计8.3 流水线乘法器设计8.4 思考题8.5 实践练习第9章 设计实践：混合方程9.1 混合方程9.2 混合方程直接实现9.3 资源共享混合方程9.4 握手信号数据通道9.5 输入总线数据通道9.6 思考题9.7 实践练习第10章 时序分析基础10.1 时序分析术语10.2 时序路径和时序分析10.2.1 时序网表10.2.2 时序路径10.2.3 数据到达时间和数据需要时间10.2.4 数据发送时钟沿和数据锁存时钟沿10.3 建立时间检查10.4 保持时间检查10.5 恢复时间检查10.6 移除时间检查10.7 多周期路径分析10.8 思考题10.9 实践练习第11章 DDS信号发生器11.1 呼吸灯设计11.1.1 设计思路11.1.2 设计实现11.2 ROM表正弦信号发生电路11.3 DDS正弦信号发生器11.3.1 工作原理11.3.2 性能参数11.3.3 设计实现11.4 思考题11.5 实践练习第12章 有符号数加法器和乘法器12.1 定点数和浮点数12.2 有符号数和无符号数12.2.1 无符号数12.2.2 有符号数12.3 定点数的范围和精度12.4 定点数加法12.4.1 符号位扩展12.4.2 有符号定点数加法12.5 有符号数加法器的Verilog HDL描述12.5.1 Verilog-1995中的有符号数12.5.2 Verilog-2001中的有符号数12.6 定点数乘法12.6.1 无符号数乘以无符号数12.6.2 有符号数乘以无符号数12.6.3 无符号数乘以有符号数12.6.4 有符号数乘以有符号数12.7 有符号数乘法器的实现12.8 生成语句12.9 思考题12.10 实践练习第13章 有限冲激响应滤波器13.1 滤波器13.2 FIR滤波器原理13.3 FIR滤波器的设计：窗函数13.4 FIR滤波器的结构13.4.1 直接结构13.4.2 级联结构13.5 FIR滤波器的实现13.5.1 组合逻辑FIR滤波器13.5.2 流水线结构FIR滤波器13.5.3 参数化FIR滤波器13.6 思考题13.7 实践练习第14章 设计优化：面积和速度14.1 操作符共享14.2 电路结构与速度14.2.1 高吞吐率设计14.2.2 低延迟设计14.2.3 高速设计14.3 电路结构与面积14.3.1 定点数乘法器14.3.2 流水线结构FIR滤波器14.4 思考题14.5 实践练习参考文献
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
