新書推薦：
《
潜能觉醒
》
售價：NT$
395.0
《
初平：汉末群雄混战（190—195）
》
售價：NT$
245.0
《
建安：官渡大决战（196—200）
》
售價：NT$
245.0
《
中亚民族史
》
售價：NT$
840.0
《
人工智能与智能制造：概念与方法 ［美］马苏德·索鲁什 ［美］理查德·D.布拉茨
》
售價：NT$
640.0
《
中平：东汉王朝大崩溃（184—189）
》
售價：NT$
245.0
《
基于鲲鹏的分布式图分析算法实战
》
售價：NT$
495.0
《
中国历史研究入门（全二册）
》
售價：NT$
1290.0
|
| 內容簡介： |
|
本书是针对FPGA初学者编著的入门级图书，以高云公司的FPGA和Verilog HDL为开发平台，详细阐述FPGA设计所需的基础知识、基本语法、设计流程、设计技巧，全面、细致、深刻地剖析了Verilog HDL与C语言等传统顺序语言的本质区别，使读者通过简单的实例逐步理解FPGA的硬件设计思想，实现快速掌握FPGA设计方法的目的。本书思路清晰、语言流畅、分析透彻，在简明阐述设计方法的基础上，重点辨析读者易于与常规顺序语言混淆的概念，力求使读者在较短的时间内理解硬件编程思想，掌握FPGA设计方法。
|
| 關於作者： |
|
杜勇，四川省广安市人，高级工程师。1999年于湖南大学获电子工程专业学士学位，2005年于国防科技大学获信息与通信工程专业硕士学位。主要从事数字信号处理、无线通信以及FPGA应用技术研究。发表学术论文十余篇，出版《数字滤波器的MATLAB与FPGA实现（第2版）》、《数字通信同步技术的MATLAB与FPGA实现》、《数字调制解调技术的MATLAB与FPGA实现》等多部著作。
|
| 目錄：
|
|
目录第一篇 基础篇第1章 必备的数字逻辑电路知识31.1 数字逻辑和逻辑电平31.1.1 模拟器件构成的数字电路31.1.2 TTL反相器电路41.1.3 现实中的数字信号波形51.1.4 了解常用的逻辑电平61.2 布尔代数71.2.1 布尔和几个基本运算规则71.2.2 常用的布尔代数法则81.3 组合逻辑电路基础91.3.1 组合逻辑电路的表示方法91.3.2 为什么会产生竞争冒险101.4 时序逻辑电路基础111.4.1 时序逻辑电路的结构111.4.2 D触发器的工作波形121.4.3 计数器与寄存器电路131.5 小结16第2章 可编程逻辑器件基础172.1 可编程逻辑器件的历史172.1.1 PROM是可编程逻辑器件172.1.2 从PROM到GAL192.1.3 从SPLD到CPLD212.1.4 FPGA的时代222.2 FPGA的发展趋势242.3 FPGA的结构262.4 FPGA与其他处理平台的比较282.4.1 ASIC、DSP、ARM的特点292.4.2 FPGA的特点及优势302.4.3 FPGA与CPLD的区别312.5 工程中如何选择FPGA器件312.6 小结32第3章 准备好开发环境333.1 安装FPGA开发环境333.1.1 安装高云云源软件333.1.2 安装ModelSim软件353.2 开发平台CGD100简介383.3 Verilog HDL基本语法393.3.1 Verilog HDL的程序结构393.3.2 数据类型及基本运算符423.3.3 运算符优先级及关键词443.3.4 赋值语句与块语句443.3.5 条件语句和分支语句473.4 小结48第二篇 初识篇第4章 FPGA设计流程—LED流水灯电路514.1 FPGA设计流程514.2 流水灯设计实例要求544.3 读懂电路原理图554.4 流水灯的设计输入574.4.1 建立FPGA工程574.4.2 Verilog HDL程序输入594.5 程序文件下载624.6 小结64第5章 从组合逻辑电路学起655.1 从最简单的与非门电路开始655.1.1 调用门级结构描述与非门655.1.2 二合一的命名原则665.1.3 用门级电路搭建一个投票电路675.2 设计复杂一点的投票电路685.2.1 门电路设计方法的短板685.2.2 利用assign语句完成门电路功能695.2.3 常用的if…else语句715.2.4 reg与wire的用法区别735.2.5 记住“＜=”与“=”赋值的规则745.2.6 非常重要的概念—信号位宽755.2.7 行为级建模的5人投票电路755.3 ModelSim仿真电路功能765.3.1 4线-2线编码器设计775.3.2 建立ModelSim工程785.3.3 设计测试激励文件795.3.4 查看ModelSim仿真波形825.4 典型组合逻辑电路Verilog HDL设计845.4.1 8421BCD编码器电路855.4.2 8线-3线优先编码器电路865.4.3 74LS138译码器电路885.4.4 与if…else语句齐名的case语句905.4.5 数据分配器与数据选择器电路915.5 数码管静态显示电路设计935.5.1 数码管的基本工作原理935.5.2 实例需求及电路原理分析945.5.3 数码管显示电路Verilog HDL设计955.5.4 板载测试975.6 小结98第6章 时序逻辑电路的灵魂—D触发器1016.1 深入理解D触发器1016.1.1 D触发器产生一个时钟周期的延时1016.1.2 D触发器能工作的最高时钟频率分析1026.2 D触发器的描述方法1046.2.1 单个D触发器的Verilog HDL设计1046.2.2 异步复位的D触发器1066.2.3 同步复位的D触发器1086.2.4 时钟使能的D触发器1096.2.5 D触发器的ModelSim仿真1116.2.6 其他形式的D触发器1126.3 初试牛刀—边沿检测电路设计1136.3.1 边沿检测电路的功能描述1136.3.2 边沿检测电路的Verilog HDL设计1146.3.3 改进的边沿检测电路1156.4 连续序列检测电路—边沿检测电路的升级1166.4.1 连续序列检测电路设计1166.4.2 分析Verilog HDL并行语句1186.4.3 再论“＜=”与“=”赋值1196.4.4 序列检测电路的ModelSim仿真1216.5 任意序列检测器—感受D触发器的强大1246.5.1 完成饮料质量检测电路功能设计1246.5.2 优化检测电路的设计代码1286.6 小结129第7章 时序逻辑电路的精华—计数器1317.1 简单的十六进制计数器1317.1.1 计数器设计1317.1.2 计数器就是加法器和触发器1337.2 十进制计数器1347.2.1 具有复位及时钟使能功能的计数器1347.2.2 讨论计数器的进制1357.2.3 计数器代码的花式写法1367.3 计数器是流水灯的核心1377.3.1 设计一个秒信号1377.3.2 流水灯电路的设计方案1397.3.3 闪烁频率可控制的流水灯1407.3.4 采用移位运算设计流水灯电路1427.4 Verilog的本质是并行语言1427.4.1 典型的Verilog错误用法—同一信号重复赋值1427.4.2 并行语言与顺序语言1447.4.3 采用并行思维分析信号重复赋值问题1457.5 呼吸灯电路设计1467.5.1 呼吸灯的工作原理1467.5.2 设计思路分析1477.5.3 亮度实现模块Verilog HDL设计1477.5.4 亮度控制模块Verilog HDL设计1487.5.5 顶层模块Verilog HDL设计1507.6 小结151第三篇 入门篇第8章 设计简洁美观的秒表电路1558.1 设定一个目标—4位秒表电路1558.1.1 明确功能需求1558.1.2 形成设计方案1568.2 顶层文件的Verilog HDL设计1578.3 设计一个完善的数码管显示模块1588.4 秒表计数模块的Verilog HDL设计1608.4.1 秒表计数电路设计1608.4.2 秒表计数电路的ModelSim仿真1628.4.3 简洁美观的秒表计数器设计1638.4.4 实现秒表的启停功能1668.5 按键消抖模块的Verilog HDL设计1668.5.1 按键消抖产生的原理1668.5.2 按键消抖模块Verilog HDL设计1678.5.3 将按键消抖模块集成到秒表电路中1698.6 小结169第9章 数字密码锁电路设计1719.1 数字密码锁的功能描述1719.2 规划好数字密码锁的功能模块1729.2.1 数字密码锁总体结构框图1729.2.2 数字密码锁的顶层模块设计1729.3 数字密码锁功能子模块设计1749.3.1 按键消抖模块Verilog HDL设计1749.3.2 计数模块Verilog HDL设计1759.3.3 密码设置模块才是核心模块1769.4 小结178第10章 简易电子琴电路设计17910.1 音符产生原理17910.2 琴键功能电路设计18010.2.1 顶层模块设计18010.2.2 琴键模块设计18210.2.3 音符产生模块设计18310.3 自动演奏乐曲《梁祝》18510.3.1 自动演奏乐曲的原理18510.3.2 自动演奏乐曲《梁祝》片段18610.4 完整的电子琴电路设计18910.5 小结190第11章 应用广泛的串口通信电路19111.1 RS-232串口通信的概念19111.2 串口硬件电路原理分析19211.3 串口通信电路Verilog HDL设计19311.3.1 顶层文件的Verilog HDL设计19311.3.2 时钟模块的Verilog HDL设计19511.3.3 接收模块的Verilog HDL设计19611.3.4 发送模块的Verilog HDL设计19811.3.5 FPGA实现及板载测试19911.4 采用串口控制秒表电路20111.4.1 设计需求分析20111.4.2 顶层文件的Verilog HDL设计20211.4.3 秒表时间获取模块Verilog HDL设计20411.4.4 完善秒表电路顶层模块Verilog HDL代码20511.4.5 完善秒表计数模块Verilog HDL代码20711.4.6 FPGA实现及板载测试21011.5 小结210第12章 对状态机的讨论21112.1 有限状态机的概念21112.2 状态机的Verilog设计方法21212.2.1 一段式状态机Verilog代码21212.2.2 二段式状态机Verilog代码21312.2.3 三段式状态机Verilog HDL代码21512.3 计数器电路的状态机描述方法21612.4 序列检测器的状态机描述方法21812.5 小结221第四篇 提高篇第13章 基本的时序约束方法22513.1 电路的速度极限22513.2 时序约束方法22713.2.1 查看计数器的逻辑电路结构22713.2.2 计数器电路添加时钟周期约束22913.3 速度与面积的取舍23113.3.1 多路加法器电路的结构分析23113.3.2 流水线操作的本质—讨论多路加法器的运行速度23313.3.3 用一个加法器完成4路加法23513.3.4 串行加法器时序分析23813.4 小结238第14章 采用IP核设计24114.1 FPGA设计中的“拿来主义”—使用IP核24114.1.1 IP核的一般概念24114.1.2 FPGA设计中的IP核类型24214.2 时钟IP核24414.2.1 全局时钟资源24414.2.2 采用时钟IP核生成多路时钟信号24414.3 乘法器IP核24814.3.1 乘法器IP核参数的设置24814.3.2 乘法器IP核的功能仿真25014.4 存储器IP核25114.4.1 ROM核25114.4.2 RAM核25514.5 小结260第15章 采用在线逻辑分析仪调试程序26115.1 在线逻辑分析仪的优势26115.2 GAO的使用流程26215.3 采用GAO调试串口通信程序26315.3.1 调试目的26315.3.2 添加GAO到项目中26315.3.3 设置触发信号及触发条件26415.3.4 设置捕获信号参数26515.3.5 观察串口收发信号波
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
