新書推薦：
《
推荐系统——核心技术、算法与开发实战
》
售價：NT$
415.0
《
西方将主宰多久：东方为什么会落后，西方为什么能崛起
》
售價：NT$
619.0
《
画你所想：Stable Diffusion AI绘画实战教程
》
售價：NT$
467.0
《
电工电路识图、布线、接线、应用速查手册（图解·视频·案例）
》
售價：NT$
307.0
《
暗黑历史书系·中世纪的国王和女王（军事领袖、建设者、立法者，“黑暗时代”的灿然星辰）
》
售價：NT$
406.0
《
三十年后你的钱够花吗
》
售價：NT$
312.0
《
文明的度量：社会发展如何决定国家命运
》
售價：NT$
458.0
《
盎格鲁-撒克逊人：英格兰的形成，400—1066（方尖碑）探寻欧洲历史的源流 一部西方世界的《翦商》
》
售價：NT$
567.0
|
| 內容簡介： |
|
本书是普通高等教育\十一五”国家级规划教材、普通高等教育精品教材。本书结合SoC设计的整体流程，对SoC设计方法学及如何实现进行了全面介绍。全书共15章，主要内容包括：SoC设计绪论、SoC设计流程、SoC设计与EDA工具、SoC系统架构设计、IP复用的设计方法、RTL代码编写指南、同步电路设计及其与异步信号交互的问题、综合策略与静态时序分析方法、SoC功能验证、可测性设计、低功耗设计、后端设计、SoC中数模混合信号IP的设计与集成、I/O环的设计和芯片封装、课程设计与实验。书中不仅融入了很多来自工业界的实践经验，还介绍了SoC设计领域的最新成果，可以帮助读者掌握工业化的解决方案，使读者能够及时了解SoC设计方法的最新进展。本书提供中英文电子课件、微课视频、教学日历、课程大纲、教学设计等资料。
|
| 關於作者： |
|
魏继增，天津大学智能与计算学部副教授。多年来以微处理器设计这一“卡脖子”问题为抓手，围绕系统能力培养，改革教学内容。已出版教材3部，主持多项产学研合作项目和教改项目。多次率队参加全国系统能力培养大赛并获奖。曾获第四届中国开源软件大赛实践教学一等奖、天津大学项目制课程一等奖、天津大学优秀教材一等奖和二等奖、天津大学“教书育人”先进工作者和优秀青年教师等荣誉称号。
|
| 目錄：
|
目 录
第1章 SoC设计绪论1
1.1 微电子技术概述1
1.1.1 集成电路的发展1
1.1.2 集成电路产业分工2
1.2 SoC概述3
1.2.1 什么是SoC3
1.2.2 SoC的优势4
1.3 SoC设计的发展趋势及
面临的挑战5
1.3.1 SoC设计技术的
发展与挑战5
1.3.2 SoC设计方法的
发展与挑战9
1.3.3 未来的SoC10
本章参考文献10
第2章 SoC设计流程11
2.1 软硬件协同设计11
2.2 基于标准单元的SoC
芯片设计流程13
2.3 基于FPGA的SoC设计流程17
2.3.1 FPGA的结构17
2.3.2 基于FPGA的设计流程21
本章参考文献24
第3章 SoC设计与EDA工具25
3.1 电子系统级设计与工具25
3.2 验证的分类及相关工具25
3.2.1 验证方法的分类25
3.2.2 动态验证及相关工具26
3.2.3 静态验证及相关工具27
3.3 逻辑综合及综合工具28
3.3.1 EDA工具的综合流程28
3.3.2 EDA工具的综合策略29
3.3.3 优化策略29
3.3.4 常用的逻辑综合工具30
3.4 可测性设计与工具30
3.4.1 测试和验证的区别30
3.4.2 常用的可测性设计30
3.5 布局布线与工具33
3.5.1 EDA工具的布局
布线流程33
3.5.2 布局布线工具的
发展趋势33
3.6 物理验证及参数提取与
相关的工具33
3.6.1 物理验证的分类33
3.6.2 参数提取34
3.7 著名EDA公司与工具介绍35
3.8 EDA工具的发展趋势37
本章参考文献38
第4章 SoC系统架构设计39
4.1 SoC系统架构设计的
总体目标与阶段39
4.1.1 功能设计阶段40
4.1.2 应用驱动的系统架构
设计阶段40
4.1.3 基于平台的系统架构
设计阶段40
4.2 SoC中常用的处理器40
4.2.1 通用处理器41
4.2.2 处理器的选择43
4.3 SoC中常用的总线45
4.3.1 AMBA总线46
4.3.2 CoreConnect总线47
4.3.3 Wishbone总线47
4.3.4 开放核协议（OCP）48
4.3.5 复杂的片上总线架构49
4.4 SoC中典型的存储器49
4.4.1 存储器分类50
4.4.2 常用的存储器51
4.4.3 新型存储器52
4.5 多核SoC的系统架构设计53
4.5.1 可用的并发性53
4.5.2 多核SoC设计中的
系统架构选择54
4.5.3 多核SoC的性能评价55
4.5.4 几种典型的多核SoC
系统架构56
4.6 SoC中的软件架构59
4.7 电子系统级（ESL）设计62
4.7.1 ESL发展的背景62
4.7.2 ESL设计基本概念63
4.7.3 ESL协同设计的流程63
4.7.4 ESL设计的特点64
4.7.5 ESL设计的核心
—事务级建模66
4.7.6 事务级建模语言简介
及设计实例71
4.7.7 ESL设计的挑战78
本章参考文献79
第5章 IP复用的设计方法80
5.1 IP的基本概念和IP分类81
5.2 IP设计流程82
5.2.1 设计目标82
5.2.2 设计流程83
5.3 IP的验证87
5.4 IP的选择89
5.5 IP交易模式89
5.6 IP复用技术面临的挑战90
5.7 IP标准组织91
5.8 基于平台的SoC设计方法92
5.8.1 平台的组成与分类92
5.8.2 基于平台的SoC
设计流程与特点93
5.8.3 基于平台的设计实例94
本章参考文献95
第6章 RTL代码编写指南96
6.1 编写RTL代码之前的准备96
6.1.1 与团队共同讨论
设计中的问题96
6.1.2 根据芯片架构准备
设计说明书96
6.1.3 总线设计的考虑97
6.1.4 模块的划分97
6.1.5 对时钟的处理100
6.1.6 IP的选择及设计
复用的考虑100
6.1.7 对可测性的考虑101
6.1.8 对芯片速度的考虑101
6.1.9 对布线的考虑101
6.2 可综合RTL代码编写指南102
6.2.1 可综合RTL代码的
编写准则102
6.2.2 利用综合进行代码
质量检查105
6.3 调用Synopsys DesignWare
来优化设计105
本章参考文献106
第7章 同步电路设计及其与
异步信号交互的问题107
7.1 同步电路设计107
7.1.1 同步电路的定义107
7.1.2 同步电路的时序
收敛问题107
7.1.3 同步电路设计的
优点与缺陷108
7.2 全异步电路设计109
7.2.1 异步电路设计的
基本原理109
7.2.2 异步电路设计的
优点与缺点110
7.3 异步信号与同步电路交互的
问题及其解决方法111
7.3.1 亚稳态112
7.3.2 异步控制信号的同步
及其RTL实现114
7.3.3 异步时钟域的数据同步
及其RTL实现119
7.4 SoC设计中的时钟规划策略123
本章参考文献123
第8章 综合策略与静态时序分析方法124
8.1 逻辑综合124
8.1.1 流程介绍124
8.1.2 SoC设计中常用的
综合策略126
8.2 物理综合的概念127
8.2.1 物理综合的产生背景127
8.2.2 操作模式128
8.3 实例—用Synopsys的工具
Design Compiler
进行逻辑综合128
8.3.1 指定库文件129
8.3.2 读入设计130
8.3.3 定义工作环境130
8.3.4 设置约束条件131
8.3.5 设定综合优化策略133
8.3.6 设计脚本举例133
8.4 静态时序分析135
8.4.1 基本概念135
8.4.2 实例—用Synopsys的
工具PrimeTime
进行时序分析138
8.5 统计静态时序分析144
8.5.1 传统时序分析的局限145
8.5.2 统计静态时序
分析的概念145
8.5.3 统计静态时序
分析的步骤146
本章参考文献146
第9章 SoC功能验证147
9.1 功能验证概述147
9.1.1 功能验证的概念147
9.1.2 SoC功能验证的挑战148
9.1.3 SoC功能验证的
发展趋势148
9.2 功能验证方法与验证规划148
9.3 系统级功能验证150
9.3.1 系统级的功能验证150
9.3.2 软硬件协同验证152
9.4 仿真验证自动化153
9.4.1 激励的生成154
9.4.2 响应的检查155
9.4.3 覆盖率的检测155
9.5 基于断言的验证156
9.5.1 断言语言157
9.5.2 基于断言的验证159
9.5.3 断言的其他用途160
9.6 通用验证方法学161
本章参考文献165
第10章 可测性设计166
10.1 集成电路测试概述166
10.1.1 测试的概念和原理166
10.1.2 测试及测试向量
的分类166
10.1.3 自动测试设备167
10.2 故障建模及ATPG原理167
10.2.1 故障建模的基本概念167
10.2.2 常见故障模型168
10.2.3 ATPG基本原理170
10.2.4 ATPG的工作原理171
10.2.5 ATPG工具的使用步骤171
10.3 可测性设计基础172
10.3.1 可测性的概念172
10.3.2 可测性设计的
优势和不足173
10.4 扫描测试（SCAN）174
10.4.1 基于故障模型的可测性174
10.4.2 扫描测试的基本概念174
10.4.3 扫描测试原理176
10.4.4 扫描设计规则177
10.4.5 扫描测试的可测性
设计流程及相关
EDA工具179
10.5 存储器的内建自测180
10.5.1 存储器测试的必要性180
10.5.2 存储器测试方法180
10.5.3 BIST的基本概念182
10.5.4 存储器的测试算法182
10.5.5 BIST模块
在设计中的集成185
10.6 边界扫描测试186
10.6.1 边界扫描测试原理187
10.6.2 IEEE 1149.1标准187
10.6.3 边界扫描测试策略和
相关工具191
10.7 其他DFT技术191
10.7.1 微处理器核的
可测性设计191
10.7.2 Logic BIST193
10.8 DFT技术在SoC中的应用194
10.8.1 模块级的DFT技术194
10.8.2 SoC中的DFT应用195
本章参考文献196
第11章 低功耗设计197
11.1 为什么需要低功耗设计197
11.2 功耗的类型198
11.3 低功耗设计方法202
11.4 低功耗技术203
11.4.1 静态低功耗技术203
11.4.2 动态低功耗技术204
11.4.3 采用低功耗技术的
设计流程208
11.4.4 低功耗SoC系统的
动态管理209
11.4.5 低功耗SoC设计技术的
综合考虑210
11.5 低功耗分析和工具211
11.6 UPF及低功耗设计实现212
11.6.1 基于UPF的
低功耗电路综合212
11.6.2 UPF功耗描述
文件举例213
11.7 低功耗设计趋势213
本章参考文献214
第12章 后端设计215
12.1 时钟树综合215
12.2 布局规划219
12.3 ECO技术221
12.4 功耗分析222
12.5 信号完整性的考虑224
12.5.1 信号完整性的挑战224
12.5.2 压降和电迁移225
12.5.3 信号完整性问题的
预防、分析和修正226
12.6 物理验证227
12.7 可制造性设计/面向良率
的设计228
12.7.1 DFM/DFY的
基本概念228
12.7.2 可制造性设计
驱动的方法229
12.7.3 分辨率增强技术提高
DFM/DFY的方法230
12.7.4 其他DFM/DFY问题
及解决方法231
12.7.5 EDA工具对于DFM/DFY
技术的支持233
本章参考文献234
第13章 SoC中数模混合信号IP的
设计与集成235
13.1 SoC中的数模混合信号IP235
13.2 数模混合信号IP的设计流程235
13.3 基于SoC复用的数模
混合信号（AMS）IP包236
13.4 数模混合信号（AMS）IP的
设计及集成要点237
13.4.1 接口信号237
13.4.2 模拟与数字部分的
整体布局237
13.4.3 电平转换器的设计238
13.4.4 电源的布局与规划239
13.4.5 电源/地线上跳1
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
