新書推薦：
《
可转债投资实战
》
售價：NT$
454.0
《
王氏之死（新版，史景迁成名作）
》
售價：NT$
250.0
《
敢为天下先：三年建成港科大
》
售價：NT$
352.0
《
直观的经营：哲学视野下的动态管理
》
售價：NT$
407.0
《
长高食谱 让孩子长高个的饮食方案 0-15周岁儿童调理脾胃食谱书籍宝宝辅食书 让孩子爱吃饭 6-9-12岁儿童营养健康食谱书大全 助力孩子身体棒胃口好长得高
》
售價：NT$
214.0
《
身体自愈力：解决内在病因的身体智慧指南
》
售價：NT$
449.0
《
非言语沟通经典入门：影响人际交往的重要力量（第7版）
》
售價：NT$
560.0
《
山西寺观艺术壁画精编卷
》
售價：NT$
7650.0
|
| 內容簡介： |
|
本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。
|
| 關於作者： |
|
Samir Palnitkar毕业于位于印度坎普尔市的印度理工学院电气工程系，获得学士学位，后来在美国西雅图的华盛顿大学电气工程系获得硕士学位，接着在美国加州圣何塞州立大学获得MBA学位。是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。是数字系统设计领域Verilog HDL建模、逻辑综合和基于EDA的设计方法学等方面的公认权威。他在设计和验证方面有丰富的工作经验，成功地完成过多种微处理器、专用集成电路和系统的设计。他是个使用Verilog语言为共享内存、高速缓冲存储器组合（cache coherent）和多处理器体系结构搭建框架的人物。领导研发了多处理器体系结构（一般称为UltraSPARC端口体系结构）。Sun Microsystems公司在下一代台式机的设计中采用了他研发的这种体系结构。Samir Palnitkar是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办了一系列小型的高科技公司。他是Integrated Intellectual Property公司的创始人。该公司是一家专用集成电路设计公司，已被Lattice Semiconductor公司收购。后来，他创建了电子商务软件公司Obongo，已被AOL Time Warner公司收购。Palnitkar先生毕业于位于印度坎普尔市的印度理工学院电气工程系，获得学士学位，后来在美国华盛顿大学电气工程系获得硕士学位，接着在圣何塞州立大学获得MBA学位。Palnitkar先生目前是数字系统设计领域Verilog HDL建模、逻辑综合和基于EDA的设计方法学等方面的公认权威。他在设计和验证方面有丰富的工作经验，成功地完成过多种微处理器、专用集成电路和系统的设计。他是个使用Verilog语言为共享内存、高速缓冲存储器组合（cache coherent）和多处理器体系结构搭建框架的开发者。他领导研发了多处理器体系结构（一般称为UltraSPARC端口体系结构）。Sun Microsystems公司（现属于Oracle公司）在其台式机的设计中采用了他研发的这种体系结构。除了UltraSPARC CPU，他还为许多一流的公司完成过许多不同类型的设计和验证项目。Palnitkar先生与一些研发仿真产品的公司有合作关系，是首批试用基于周期仿真的技术的领军人物。他有使用多种EDA工具的经验，诸如Verilog-NC，Synopsys VCS，Specman，Vera，System Verilog，Synopsys，SystemC，Verplex和Design Data Management Systems等。
|
| 目錄：
|
|
部分 Verilog基础知识第1章 Verilog HDL数字设计综述21.1 数字电路CAD技术的发展历史21.2 硬件描述语言的出现21.3 典型设计流程31.4 硬件描述语言的意义41.5 Verilog HDL的优点51.6 硬件描述语言的发展趋势6第2章 层次建模的概念72.1 设计方法学72.2 四位脉动进位计数器82.3 模块92.4 模块实例102.5 逻辑仿真的构成112.6 举例122.7 小结152.8 习题15第3章 基本概念163.1 词法约定163.2 数据类型193.3 系统任务和编译指令243.4 小结273.5 习题28第4章 模块和端口294.1 模块294.2 端口314.3 层次命名364.4 小结374.5 习题37第5章 门级建模385.1 门的类型385.2 门延迟485.3 小结525.4 习题53第6章 数据流建模546.1 连续赋值语句546.2 延迟566.3 表达式、操作符和操作数576.4 操作符类型586.5 举例656.6 小结726.7 习题72第7章 行为级建模747.1 结构化过程语句747.2 过程赋值语句777.3 时序控制817.4 条件语句857.5 多路分支语句867.6 循环语句897.7 顺序块和并行块927.8 生成块967.9 举例1007.10 小结1057.11 习题106第8章 任务和函数1098.1 任务和函数的区别1098.2 任务1108.3 函数1148.4 小结1188.5 习题119第9章 实用建模技术1209.1 过程连续赋值1209.2 改写（覆盖）参数1229.3 条件编译和执行1249.4 时间尺度1279.5 常用的系统任务1289.6 小结1359.7 习题135 第二部分 Verilog高级主题 第10章 时序和延迟14010.1 延迟模型的类型14010.2 路径延迟建模14210.3 时序检查14810.4 延迟反标注15010.5 小结15110.6 习题151第11章 开关级建模15311.1 开关级建模元件15311.2 举例15711.3 小结16111.4 习题162第12章 用户自定义原语16312.1 UDP的基础知识16312.2 表示组合逻辑的UDP16512.3 表示时序逻辑的UDP17012.4 UDP表中的缩写符号17312.5 UDP设计指南17412.6 小结17512.7 习题175第13章 编程语言接口17713.1 PLI的使用17913.2 PLI任务的连接和调用17913.3 内部数据表示18113.4 PLI库子程序18213.5 小结19213.6 习题193第14章 使用Verilog HDL进行逻辑综合19414.1 什么是逻辑综合19414.2 逻辑综合对数字设计行业的影响19614.3 Verilog HDL综合19714.4 逻辑综合流程20114.5 门级网表的验证20714.6 逻辑综合建模技巧20914.7 时序电路综合举例21414.8 小结22114.9 习题221第15章 高级验证技术22315.1 传统的验证流程22315.2 断言检查23015.3 形式化验证23115.4 小结234 第三部分 附 录 附录A 强度建模和高级线网类型定义236附录B PLI子程序清单239附录C 关键字、系统任务和编译指令255附录D 形式化语法定义257附录E Verilog有关问题解答285附录F Verilog举例287参考文献297译者后记298
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
