登入帳戶　 |　訂單查詢　 |　購物車/收銀台(0)　|　在線留言板　 |　付款方式　 |　聯絡我們　 |　運費計算　 |　幫助中心　|　 加入書簽
	全部範圍 - 圖書 - 　- 中文簡體書(大陸書) - 　- 英文書（原版） - - 音碟 - 　- 音樂 - 　- 影視 - - 雜誌 - 全文 精確	會員登入 新註冊 |　新用戶登記

HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類閱讀雜誌

香港／國際用戶

最新/最熱/最齊全的簡體書網

品種：超過100萬種書，正品正价，放心網購，悭钱省心

送貨：速遞 / EMS，時效：出貨後2-3日

新書推薦： 《 控制权视角下的家族企业管理与传承 》 售價：NT$ 398.0 《 冯友兰和青年谈心系列 》 售價：NT$ 762.0 《 利他主义的生意：偏爱“非理性”的市场（英国《金融时报》推荐读物！） 》 售價：NT$ 352.0 《 认知行为疗法：心理咨询的顶层设计 》 售價：NT$ 454.0 《 FANUC工业机器人装调与维修 》 售價：NT$ 454.0 《 吕著中国通史 》 售價：NT$ 286.0 《 爱琴海的光芒 ： 千年古希腊文明 》 售價：NT$ 908.0 《 不被他人左右：基于阿德勒心理学的无压力工作法 》 售價：NT$ 301.0

內容簡介： 本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGACPLD器件结构、Quartus Prime使用指南、Verilog设计初步、Verilog语言要素、Verilog语句语法、Verilog设计的层次与风格、Verilog有限状态机设计、Verilog驱动常用IO外设、Verilog设计进阶、Verilog Test Bench仿真、Verilog设计实例等。全书以Quartus Prime、ModelSim软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍Verilog工程开发的手段与技能。本书着眼于实用，紧密联系教学科研实际，实例丰富，配套电子课件、程序代码等。 關於作者： 王金明，博士，副教授、硕士研究生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选"十一五国家级规划教材和"十二五国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，获全国一等奖、二等奖多项。 目錄： 第1章 EDA技术概述 001 1.1 EDA技术及其发展 002 1.2 Top-down设计与IP核复用 004 1.2.1 Top-down设计 004 1.2.2 Bottom-up设计 005 1.2.3 IP复用技术与SoC 005 1.3 数字设计的流程 006 1.3.1 设计输入 007 1.3.2 综合 007 1.3.3 布局布线 008 1.3.4 仿真 008 1.3.5 编程配置 009 1.4 常用的EDA工具软件 009 1.5 EDA技术的发展趋势 012 习题1 013 第2章 FPGACPLD器件 014 2.1 PLD器件概述 015 2.1.1 PLD器件的发展历程 015 2.1.2 PLD器件的分类 015 2.2 PLD的基本原理与结构 017 2.2.1 PLD器件的基本结构 017 2.2.2 PLD电路的表示方法 018 2.3 低密度PLD的原理与结构 019 2.4 CPLD的原理与结构 023 2.4.1 宏单元结构 023 2.4.2 典型CPLD的结构 024 2.5 FPGA的原理与结构 025 2.5.1 查找表结构 025 2.5.2 Cyclone IV器件结构 027 2.6 FPGACPLD的编程元件 030 2.7 边界扫描测试技术 033 2.8 FPGACPLD的编程与配置 035 2.8.1 在系统可编程 035 2.8.2 FPGA器件的配置 036 2.8.3 Cyclone IV器件的编程 037 2.9 Intel的FPGACPLD器件 040 2.10 FPGACPLD的发展趋势 043 习题2 043 第3章 Quartus Prime使用指南 044 3.1 Quartus Prime原理图设计 046 3.1.1 半加器原理图设计输入 046 3.1.2 1位全加器设计输入 049 3.1.3 1位全加器的编译 050 3.1.4 1位全加器的仿真 052 3.1.5 1位全加器的下载 055 3.1.6 配置数据固化与脱机运行 059 3.2 基于IP核的设计 061 3.2.1 模24方向可控计数器 062 3.2.2 44无符号数乘法器 068 3.3 SignalTap II的使用方法 074 3.4 Quartus Prime的优化设置与时序分析 078 习题3 082 第4章 Verilog设计初步 085 4.1 Verilog的历史 086 4.2 Verilog模块的结构 086 4.3 Verilog基本组合电路设计 090 4.4 Verilog基本时序电路设计 092 习题4 095 第5章 Verilog语言要素 096 5.1 概述 097 5.2 常量 098 5.2.1 整数（Integer） 098 5.2.2 实数（Real） 099 5.2.3 字符串（Strings） 100 5.3 数据类型 101 5.3.1 net型 101 5.3.2 variable型 102 5.4 参数 103 5.4.1 参数parameter 103 5.4.2 Verilog-2001中的参数声明 104 5.4.3 参数的传递 105 5.4.4 localparam 105 5.5 向量 106 5.6 运算符 107 习题5 112 第6章 Verilog语句语法 113 6.1 过程语句 114 6.1.1 always过程语句 114 6.1.2 initial过程语句 118 6.2 块语句 119 6.2.1 串行块begin-end 119 6.3 赋值语句 119 6.3.1 持续赋值与过程赋值 119 6.2.2 并行块fork-join 120 6.3.2 阻塞赋值与非阻塞赋值 122 6.4 条件语句 123 6.4.1 if-else语句 123 6.4.2 case语句 125 6.5 循环语句 128 6.5.1 for语句 129 6.5.2 repeat、while、forever语句 130 6.6 编译指示语句 131 6.7 任务与函数 133 6.7.1 任务（task） 133 6.7.2 函数（function） 135 6.8 顺序执行与并发执行 138 6.9 Verilog-2001语言标准 139 6.9.1 Verilog-2001改进和增强的语法结构 140 6.9.2 属性及PLI接口 147 习题6 149 第7章 Verilog设计的层次与风格 151 7.1 Verilog设计的层次 152 7.2 门级结构描述 152 7.2.1 Verilog门元件 152 7.2.2 门级结构描述 155 7.3 行为描述 155 7.4 数据流描述 156 7.5 不同描述风格的设计 157 7.5.1 半加器设计 158 7.5.2 1位全加器设计 159 7.5.3 加法器的级连 160 7.6 多层次结构电路的设计 161 7.6.1 模块例化 161 7.6.2 用parameter进行参数传递 163 7.6.3 用defparam进行参数重载 165 7.7 基本组合电路设计 165 7.8 基本时序电路设计 169 7.9 三态逻辑设计 171 7.10 锁相环模块应用 173 习题7 179 第8章 Verilog有限状态机设计 180 8.1 有限状态机 181 8.2 有限状态机的Verilog描述 183 8.2.1 用三个always块描述 183 8.2.2 用两个过程描述 185 8.2.3 单过程描述方式 187 8.3 状态编码 188 8.3.1 常用的编码方式 188 8.3.2 状态编码的定义 190 8.3.3 用属性指定状态编码方式 192 8.4 有限状态机设计要点 193 8.4.1 复位和起始状态的选择 193 8.4.2 多余状态的处理 195 8.5 有限状态机应用实例 196 8.5.1 用有限状态机控制流水灯 196 8.5.2 用有限状态机控制AD采样 199 习题8 200 第9章 Verilog驱动常用IO外设 202 9.1 44矩阵键盘 203 9.2 标准PS2键盘 207 9.3 字符液晶 213 9.4 汉字图形点阵液晶 220 9.5 VGA显示器 226 9.6.1 VGA显示原理与时序 226 9.6.2 VGA彩条信号发生器 228 9.6.3 VGA图像显示与控制 233 9.6 乐曲演奏电路 239 习题9 245 第10章 Verilog设计进阶 248 10.1 设计的可综合性 249 10.2 流水线设计技术 251 10.3 资源共享 254 10.4 阻塞赋值与非阻塞赋值 256 10.5 加法器设计 259 10.5.1 行波进位加法器 260 10.5.2 超前进位加法器 261 10.5.3 流水线加法器 264 10.6 乘法器设计 265 10.6.1 并行乘法器 265 10.6.2 布斯乘法器 266 10.6.3 查找表乘法器 269 10.7 奇数分频与小数分频 269 10.7.1 奇数分频 269 10.7.2 半整数分频与小数分频 270 习题10 275 第11章 Verilog Test Bench仿真 276 11.1 系统任务与系统函数 277 11.2 用户自定义元件 281 11.2.1 组合电路UDP元件 281 11.2.2 时序逻辑UDP元件 283 11.3 延时模型的表示 284 11.3.1 时间标尺定义`timescale 285 11.3.2 延时的表示与延时说明块 285 11.4 Test Bench测试平台 286 11.5 组合和时序电路的仿真 289 11.5.1 组合电路的仿真 289 11.5.2 时序电路的仿真 291 11.6 ModelSim SE仿真实例 292 11.6.1 图形界面进行功能仿真 293 11.6.2 命令行方式进行功能仿真 296 11.6.3 时序仿真 297 习题11 299 第12章 Verilog设计实例 300 12.1 脉宽调制与步进电机驱动 301 12.1.1 PWM信号 301 12.1.2 用PWM驱动蜂鸣器 302 12.1.3 用PWM驱动步进电机 305 12.2 超声波测距 309 12.3 整数开方运算 313 12.4 Cordic算法及实现 317 12.4.1 Cordic算法及其原理 317 12.4.2 Cordic算法的实现 319 习题12 325 附录A Verilog HDL（IEEE Std 1364-1995）关键字 326 附录B Verilog HDL（IEEE Std 1364-2001）关键字 327 参考文献 328

書城介紹　 |　合作申請　|　索要書目　 |　新手入門　|　聯絡方式　 |　幫助中心　|　找書說明　 |　送貨方式　|　付款方式	香港用户　 |　台灣用户　|　海外用户
megBook.com.tw
Copyright (C) 2013 - 2024 （香港）大書城有限公司　All Rights Reserved.