新書推薦：
《
漫画三国一百年
》
售價：NT$
250.0
《
希腊文明3000年（古希腊的科学精神，成就了现代科学之源）
》
售價：NT$
374.0
《
粤行丛录（岭南史料笔记丛刊）
》
售價：NT$
374.0
《
岁月待人归：徐悲鸿自述人生艺术
》
售價：NT$
286.0
《
女人的中国医疗史：汉唐之间的健康照顾与性别
》
售價：NT$
484.0
《
资治通鉴熊逸版：第四辑
》
售價：NT$
2195.0
《
中国近现代名家精品——项维仁：工笔侍女作品精选
》
售價：NT$
308.0
《
宋瑞驻村日记（2012-2022）
》
售價：NT$
539.0
|
| 內容簡介： |
现代数字系统设计一般采用硬件描述语言实现，而Verilog HDL具有简捷、高效、易学、功能强的特点，具有广泛的应用群体；在工程实际中，基于FPGACPLD器件的数字应用系统占很大比例，因此，本书基于FPGACPLD器件开发工具QuartusⅡ及硬件描述语言Verilog HDL讲述现代数字系统设计。全书共分8个项目，通过实例由浅入深地介绍了利用Verilog HDL进行数字系统设计的方法和技巧。书中所有的实例全部通过了调试验证。
本书可作为高职高专电子工程、通信、电气自动化、计算机应用技术、仪器仪表等专业的教材，也可作为自学用书。
|
| 目錄：
|
项目1 认识FPGACPLD技术及其开发工具1
一、FPGACPLD技术及其发展历程2
一可编程逻辑器件PLD2
二PLD的发展及分类3
二、FPGACPLD的特点5
一CPLD与FPGA的结构特点5
二CPLD与FPGA的区别11
三、主流厂商FPGACPLD器件及开发软件11
一主流厂商FPGACPLD器件11
二FPGACPLD常用开发软件18
四、FPGACPLD器件的配置20
一下载工具及其使用20
二CPLD器件的配置22
练一练25
项目2 FPGACPLD基础开发26
一、FPGA／CPLD开发的基本方法27
一开发流程27
二原理图输入29
三使用分析工具分析44
二、原理图输入法设计4位全加器46
一软件设计48
二仿真及硬件测试50
三、原理图输入法设计抢答器51
一软件设计51
二管脚分配及硬件测试51
四、原理图输入法设计计数译码显示电路53
一设计方案53
二实现方法53
练一练55
项目3 用Verilog HDL设计组合逻辑电路57
一、相关知识58
一Verilog HDL的基本词法规定58
二Verilog HDL的数据类型61
三Verilog HDL的语法结构63
四Verilog HDL的程序框架64
五结构级描述67
六门级描述68
二、项目实施71
一用门级电路描述一个全加器71
二用门级描述方法描述2选1数据选择器72
练一练73
项目4 制作电子跑表79
一、相关知识80
一七段数码管80
二时序逻辑电路81
三Verilog HDL代码设计86
二、项目实施93
一计数译码电路设计93
二电子跑表电路设计96
练一练99
项目5 状态机设计104
一、相关知识105
一Mealy状态机和Moore状态机105
二边沿检测电路106
三状态转换图和状态赋值111
二、项目实施117
一FSM的Verilog HDL实现117
二序列检测器设计122
三BCD码-余3码转换电路设计129
四用三进程状态机实现自动售货机控制电路131
练一练134
项目6 制作简易数字频率计139
一、相关知识140
一频率测量原理140
二通用计数器的测量原理141
三FPGA最小系统及电路145
四数码管显示电路及原理148
二、项目实施149
一数码管显示模块设计149
二频率测量模块设计153
三信号源模块设计155
四项目总设计158
练一练159
项目7 DDS信号发生器设计161
一、相关知识162
一DDS信号发生器概述162
二DDS信号发生器的特点162
三DDS信号发生器基本原理163
二、项目实施165
一相位累加器设计165
二波形表设计166
三波形选择及输出167
练一练170
项目8 信号绘图控制器设计与制作172
一、相关知识173
一示波器X-Y显示原理173
二DA转换及器件174
三DAC0832芯片接口176
四DAC0832与控制器的连接178
五DAC0832模块180
二、项目实施181
一硬件连接181
二关键算法设计182
三软件设计184
四输出测试193
练一练194
参考文献197
|
| 內容試閱：
|
计算机技术和微电子工艺的发展，使得现代数字系统设计和应用进入一个新的阶段，新的设计工具和设计方法不断推出。与之相适应，可编程逻辑器件也不断升级，功能越来越强，硬件描述语言也不断发展，功能上更加丰富，操作上也更加便捷。
现代数字系统设计一般采用硬件描述语言实现。作为数字系统设计开发人员，必须至少掌握一种硬件描述语言。Verilog
HDL和VHDL已成为IEEE的标准硬件描述语言，而Verilog HDL具有简捷、高效、易学、功能强的特点，具有广泛的应用群体，并且在工程实际中，基于FPGACPLD器件的数字应用系统占很大比例，因此本书基于FPGACPLD器件开发工具QuartusⅡ及硬件描述语言Verilog HDL讲述现代数字系统设计。
本书共分8个项目，全面介绍了Verilog HDL的语法和语句结构，通过实例由浅入深地展示了利用Verilog HDL进行数字系统设计的方法和技巧。书中所有的实例全部通过了调试验证。由于数字系统设计一直在不断发展变化，要熟练掌握数字系统设计和FPGACPLD技术的精髓，需要设计人员在不断实践的过程中，不懈地摸索和积累，逐步提高自己的数字系统设计水平。读者如果还需要深入学习FPGACPLD数字系统开发技术，可参考其他专门书籍。
本书由任全会主编并编写项目3、项目4、项目5，孙逸洁老师编写了项目1、项目2、项目6，江兴盟老师编写了项目7、项目8。
本书可作为高职高专电子工程、通信、电气自动化、计算机应用技术、仪器仪表等专业的教材，也可作为自学用书。
由于水平所限，本书编写虽然做了很大努力，书中疏漏之处仍在所难免，真诚希望广大读者给予批评指正。
编者
2018年12月
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
