登入帳戶  | 訂單查詢  | 購物車/收銀台( 0 ) | 在線留言板  | 付款方式  | 聯絡我們  | 運費計算  | 幫助中心 |  加入書簽
會員登入 新註冊 | 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類閱讀雜誌 香港/國際用戶
最新/最熱/最齊全的簡體書網 品種:超過100萬種書,正品正价,放心網購,悭钱省心 送貨:速遞 / EMS,時效:出貨後2-3日

2024年08月出版新書

2024年07月出版新書

2024年06月出版新書

2024年05月出版新書

2024年04月出版新書

2024年03月出版新書

2024年02月出版新書

2024年01月出版新書

2023年12月出版新書

2023年11月出版新書

2023年10月出版新書

2023年09月出版新書

2023年08月出版新書

2023年07月出版新書

『簡體書』EDA技术与Verilog设计(第2版)

書城自編碼: 3316157
分類: 簡體書→大陸圖書→教材研究生/本科/专科教材
作者: 王金明
國際書號(ISBN): 9787121358296
出版社: 电子工业出版社
出版日期: 2019-01-01


書度/開本: 16开 釘裝: 平塑

售價:NT$ 347

我要買

share:

** 我創建的書架 **
未登入.



新書推薦:
万有引力书系 江南困局 晚明士大夫的危机时刻
《 万有引力书系 江南困局 晚明士大夫的危机时刻 》

售價:NT$ 406.0
正始十年(看司马懿父子如何打破“恐怖平衡”,实现统一!)
《 正始十年(看司马懿父子如何打破“恐怖平衡”,实现统一!) 》

售價:NT$ 354.0
中国网络文学年鉴(2023)
《 中国网络文学年鉴(2023) 》

售價:NT$ 2070.0
美国学院和大学史(大学、思想与社会)
《 美国学院和大学史(大学、思想与社会) 》

售價:NT$ 510.0
好望角丛书·自由古巴:革命、救赎与新生
《 好望角丛书·自由古巴:革命、救赎与新生 》

售價:NT$ 770.0
颠覆者:美国散户如何凭借数字平台在华尔街实现逆袭
《 颠覆者:美国散户如何凭借数字平台在华尔街实现逆袭 》

售價:NT$ 411.0
投诉是礼物:理论版+实践版(套装2册)  长盛不衰的客户服务指南!
《 投诉是礼物:理论版+实践版(套装2册) 长盛不衰的客户服务指南! 》

售價:NT$ 614.0
女性史:革命与战争时期卷(一次重构人类历史的努力)
《 女性史:革命与战争时期卷(一次重构人类历史的努力) 》

售價:NT$ 614.0

建議一齊購買:

+

NT$ 441
《 数字系统设计与Verilog HDL(第5版) 》
+

NT$ 419
《 EDA技术与Verilog HDL设计 》
+

NT$ 210
《 操作系统原理与实践 》
編輯推薦:
? 教辅配套齐全,便于教学提供电子课件、实验与设计和部分程序代码。? 注重基础 内容包括EDA技术概述、FPGACPLD器件基础和Verilog数字系统设计,以Quartus Prime、Synplify Pro、ModelSim典型软件为平台,以可综合的设计为重点,所有实例均经过综合工具或仿真工具的验证,并可移植到不同的实验平台。? 贯穿设计思想以FPGA器件、EDA设计工具、Verilog硬件描述语言三方面为主线展开,贯穿现代数字设计的新思想、新方法。? 案例丰富,便于实施基于实例或情景导向的教学模式提供近30个实验与设计项目和典型实例,数字设计实例均通过验证和优选,便于实施基于实例或基于情景导向的教学模式。
內容簡介:
本书与“十二五”普通高等教育本科*规划教材、普通高等教育“十一五”*规划教材《EDA技术与VHDL设计(第2版)》(25178)为姊妹篇。本书根据教学和实验基本要求,以提高动手实践能力和工程设计能力为目的,对EDA技术和FPGA设计的相关知识进行系统、完整的介绍。全书共10章,主要内容包括:EDA技术概述,FPGACPLD器件概述,Quartus Prime集成开发工具,Verilog语法与要素,Verilog语句语法,Verilog设计进阶,Verilog常用外设驱动,有限状态机设计,Verilog Test Bench仿真,Verilog设计与应用等。本书提供配套电子课件、实验与设计和部分程序代码。本书可作为高等学校电子、通信、雷达、计算机应用、工业自动化、仪器仪表、信号与信息处理等学科本科生、研究生的EDA技术或数字系统设计课程的教材和实验指导书,也可作为相关行业领域工程开发者的重要参考资料。
關於作者:
王金明,男,1972年5月出生,博士,现为解放军陆军工程大学副教授、硕士生导师。曾获军队科技进步一等奖1项(排名第3),军队科技进步二等奖3项,军队科技进步三等奖5项,获军队级教学成果二等奖1项;获国家发明专利授权3项,获软件著作授权1项;发表论文80余篇,其中SCI、EI收录30余篇;主编教材多部,并入选“十一五”国家级规划教材和“十二五”国家级规划教材;2013年获军队院校育才奖银奖;2014年由国家留学基金委资助,在美国威斯康星大学麦迪逊分校访问研究1年;指导本科生参加全国大学生电子设计竞赛,获全国一等奖、二等奖多项。
目錄
目录

第1章EDA技术概述1
1.1EDA技术及其发展1
1.2Top-down设计与IP核复用3
1.2.1Top-down设计4
1.2.2Bottom-up设计5
1.2.3IP复用技术与SoC5
1.3EDA设计的流程6
1.3.1设计输入7
1.3.2综合8
1.3.3布局布线8
1.3.4仿真9
1.3.5编程配置9
1.4常用的EDA工具软件9
1.5EDA技术的发展趋势13
习题114
第2章FPGACPLD器件概述15
2.1PLD器件15
2.1.1PLD器件的发展历程15
2.1.2PLD器件的分类15
2.2PLD的基本原理与结构18
2.2.1PLD器件的基本结构18
2.2.2PLD电路的表示方法18
2.3低密度PLD的原理与结构20
2.4CPLD的原理与结构24
2.4.1宏单元结构24
2.4.2典型CPLD的结构25
2.5FPGA的原理与结构28
2.5.1查找表结构28
2.5.2典型FPGA的结构30
2.5.3Altera的Cyclone IV器件结构33
2.6FPGACPLD的编程元件36
2.7边界扫描测试技术40
2.8FPGACPLD的编程与配置41
2.8.1在系统可编程41
2.8.2FPGA器件的配置43
2.8.3Cyclone IV器件的编程43
2.9FPGACPLD器件概述46
2.10FPGACPLD的发展趋势49
习题250
第3章Quartus Prime集成开发工具51
3.1Quartus Prime原理图设计52
3.1.1半加器原理图设计输入52
3.1.21位全加器设计输入57
3.1.31位全加器的编译58
3.1.41位全加器的仿真60
3.1.51位全加器的下载64
3.2基于IP核的设计67
3.3SignalTap II的使用方法74
3.4Quartus Prime的优化设置与时序
分析78
习题382
实验与设计84
第4章Verilog语法与要素92
4.1Verilog的历史92
4.2Verilog模块的结构93
4.3Verilog语言要素96
4.4常量98
4.4.1整数98
4.4.2实数99
4.4.3字符串100
4.5数据类型101
4.5.1net型102
4.5.2variable型103
4.6参数104
4.6.1参数parameter104
4.6.2Verilog2001中的参数声明105
4.6.3参数的传递106
4.6.4localparam106
4.7向量107
4.8运算符109
习题4114
实验与设计114
第5章Verilog语句语法118
5.1过程语句118
5.1.1always过程语句119
5.1.2initial过程语句122
5.2块语句123
5.2.1串行块begin-end123
5.2.2并行块fork-join124
5.3赋值语句125
5.3.1持续赋值与过程赋值125
5.3.2阻塞赋值与非阻塞赋值126
5.4条件语句128
5.4.1if-else语句128
5.4.2case语句129
5.5循环语句134
5.5.1for语句134
5.5.2repeat、while、forever语句135
5.6编译指示语句137
5.7任务与函数139
5.7.1任务(task)139
5.7.2函数(function)141
5.8顺序执行与并发执行144
5.9Verilog2001语言标准145
习题5154
实验与设计155
第6章Verilog设计进阶161
6.1Verilog设计的层次161
6.2门级结构描述161
6.2.1Verilog门元件162
6.2.2门级结构描述165
6.3行为描述165
6.4数据流描述166
6.5不同描述风格的设计168
6.5.1半加器设计168
6.5.21位全加器设计169
6.5.3加法器的级连170
6.6多层次结构电路的设计171
6.6.1模块例化172
6.6.2用parameter进行参数传递174
6.6.3用defparam进行参数重载176
6.7常用组合逻辑电路设计176
6.7.1门电路176
6.7.2编译码器177
6.8常用时序逻辑电路设计179
6.8.1触发器179
6.8.2锁存器与寄存器180
6.8.3计数器与串并转换器182
6.8.4简易微处理器182
6.9三态逻辑设计184
习题6186
实验与设计186
第7章Verilog常用外设驱动190
7.144矩阵键盘190
7.2标准PS2键盘192
7.3字符液晶198
7.4汉字图形点阵液晶204
7.5VGA显示器209
7.5.1VGA显示原理与时序209
7.5.2VGA彩条信号发生器213
7.5.3VGA图像显示与控制215
7.6乐曲演奏电路221
习题7226
实验与设计227
第8章有限状态机设计236
8.1有限状态机236
8.2有限状态机的Verilog描述238
8.2.1用三个过程描述239
8.2.2用两个过程描述240
8.2.3单过程描述241
8.3状态编码242
8.3.1常用的编码方式242
8.3.2状态编码的定义244
8.3.3用属性指定状态编码方式248
8.4有限状态机设计要点248
8.4.1复位和起始状态的选择249
8.4.2多余状态的处理249
习题8250
实验与设计251
第9章Verilog Test Bench仿真254
9.1系统任务与系统函数254
9.2用户自定义元件258
9.2.1组合电路UDP元件259
9.2.2时序逻辑UDP元件260
9.3延时模型的表示262
9.3.1时间标尺定义`timescale262
9.3.2延时的表示与延时说明块263
9.4Test Bench测试平台264
9.5组合电路和时序电路的仿真267
9.5.1组合电路的仿真267
9.5.2时序电路的仿真269
习题9270
实验与设计270
第10章Verilog设计与应用280
10.1数字频率测量280
10.1.1数字过零检测280
10.1.2等精度频率测量282
10.1.3数字频率测量系统顶层设计283
10.1.4仿真验证285
10.2可重构IIR滤波器287
10.2.1FPGA的动态重构287
10.2.2IIR滤波器的原理288
10.2.3可重构IIR滤波器的设计289
10.2.4顶层设计源代码298
10.2.5可重构IIR滤波器仿真298
10.3QPSK调制器的FPGA实现301
10.3.1QPSK调制原理301
10.3.2QPSK调制器的设计实现302
10.3.3QPSK调制器的仿真311
10.4卷积码产生器312
10.4.1卷积码原理312
10.4.2卷积码编码器实现313
10.4.3卷积码编码器仿真验证315
10.5小型神经网络316
10.5.1基本原理316
10.5.2设计实现317
10.5.3仿真验证319
10.6 数字AGC320
10.6.1数字AGC技术的原理和设计
思想320
10.6.2数字AGC的实现321
10.7信号音发生器328
10.7.1线性码、A律码转换原理328
10.7.2信号音发生器的Verilog
实现331
习题11334
实验与设计335
附录DE2-115介绍339
参考文献341
內容試閱
第2版前言
本书在第1版的基础上主要做了如下修订。
(1)鉴于Verilog2001标准越来越重要,本书对Verilog2001标准做了更为深入的阐述,一些例程也按照Verilog2001标准进行了修改。
(2)将设计工具从Quartus II 9.0升级为Quartus Prime 17.0。从Quartus II 10.0开始,Quartus II软件取消了自带的波形仿真工具,转而采用专业的第三方仿真工具ModelSim进行仿真;Quartus II 13.1之后,Quartus II只支持64位操作系统(Windows 7、8、10);从Quartus II 15.1开始,Quartus II开发工具改称Quartus Prime;2017年5月,Intel发布了Quartus Prime 17.0版本。Quartus Prime 17.0相比之前的版本,支持的器件更多,自带的IP模块也更丰富,编译速度更快,支持System Verilog2005和VHDL2008,作为设计者应积极地适应EDA设计工具的变化,并尽可能采用新版本的设计工具。
(3)将实验板从DE2、DE2-70升级为DE2-115。DE2-115实验板基于Cyclone IV FPGA器件(EP4CE115F29),器件新,资源丰富,同时,在外设和使用习惯等方面与DE2-70基本保持一致,所以本书将目标实验板改为DE2-115。
(4)更新了有关ModelSim仿真的内容。本书介绍了两个版本的ModelSim,一个是Intel的OEM版本ModelSim-Intel,同时在第9章详细介绍了用ModelSim SE 进行功能仿真和时序仿真的过程,ModelSim SE的功能更强、更全面。
(5)更新了有关FPGA器件结构的内容,使之尽量反映FPGA器件的发展。
(6)更新和改进了部分设计案例,将基于DE2-115实验板的设计实例重新做了修改和验证。
由于FPGA芯片和EDA软件不断更新换代,同时因作者时间和精力有限,本书虽经改版和修正,仍不免有疏漏和遗憾,一些实例也有继续发挥和改进的空间。感谢友晶科技的彭显恩经理、鑫合欣的王婷女士在本书写作过程中给予的大力支持;感谢美国威斯康星大学麦迪逊分校的Yu Hen Hu教授于作者访学期间在学术上和教学上给予的无私帮助与支持;参与本书编写的还有李智、朱莉莉、刘健、张健富、鞠照兵、肖巧玲等,徐志军教授审阅了本书,在此一并表示感谢。
本书疏漏与错误之处,希望读者和同行给予批评指正。
作者E-mail:wjm_ice@163.com。
作 者
2018年12月于解放军陆军工程大学

 

 

書城介紹  | 合作申請 | 索要書目  | 新手入門 | 聯絡方式  | 幫助中心 | 找書說明  | 送貨方式 | 付款方式 香港用户  | 台灣用户 | 海外用户
megBook.com.tw
Copyright (C) 2013 - 2024 (香港)大書城有限公司 All Rights Reserved.