登入帳戶  | 訂單查詢  | 購物車/收銀台(0) | 在線留言板  | 付款方式  | 聯絡我們  | 運費計算  | 幫助中心 |  加入書簽
會員登入   新用戶註冊
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類閱讀雜誌 香港/國際用戶
最新/最熱/最齊全的簡體書網 品種:超過100萬種書,正品正价,放心網購,悭钱省心 送貨:速遞 / 物流,時效:出貨後2-4日

2024年10月出版新書

2024年09月出版新書

2024年08月出版新書

2024年07月出版新書

2024年06月出版新書

2024年05月出版新書

2024年04月出版新書

2024年03月出版新書

2024年02月出版新書

2024年01月出版新書

2023年12月出版新書

2023年11月出版新書

2023年10月出版新書

2023年09月出版新書

『簡體書』Verilog-HDL实用设计与工程制作

書城自編碼: 2866152
分類: 簡體書→大陸圖書→計算機/網絡行业软件及应用
作者: 刘卫玲 ,常晓明 编著
國際書號(ISBN): 9787512421172
出版社: 北京航空航天大学出版社
出版日期: 2016-07-01


書度/開本: 16开

售價:NT$ 443

我要買

share:

** 我創建的書架 **
未登入.



新書推薦:
同工异曲:跨文化阅读的启示(修订版)(师承钱锺书先生,比较文学入门,体量小但内容丰,案例文笔皆精彩)
《 同工异曲:跨文化阅读的启示(修订版)(师承钱锺书先生,比较文学入门,体量小但内容丰,案例文笔皆精彩) 》

售價:NT$ 199.0
牛津立法研究手册
《 牛津立法研究手册 》

售價:NT$ 1630.0
制度为什么重要:政治科学中的新制度主义(人文社科悦读坊)
《 制度为什么重要:政治科学中的新制度主义(人文社科悦读坊) 》

售價:NT$ 290.0
梦醒子:一位华北乡居者的人生(1857—1942))(第2版)
《 梦醒子:一位华北乡居者的人生(1857—1942))(第2版) 》

售價:NT$ 340.0
啊哈!原来如此(中译本修订版)
《 啊哈!原来如此(中译本修订版) 》

售價:NT$ 290.0
部分识别入门——计量经济学的创新性方法
《 部分识别入门——计量经济学的创新性方法 》

售價:NT$ 345.0
东野圭吾:变身(来一场真正的烧脑  如果移植了别人的脑子,那是否还是我自己)
《 东野圭吾:变身(来一场真正的烧脑 如果移植了别人的脑子,那是否还是我自己) 》

售價:NT$ 295.0
严复与福泽谕吉启蒙思想比较(王中江著作系列)
《 严复与福泽谕吉启蒙思想比较(王中江著作系列) 》

售價:NT$ 750.0

內容簡介:
刘卫玲、常晓明编*的《Verilog-HDL实用设计 与工程制作》从实践的角度出发,全面介绍硬件描述 语言Verilog HDL,通过与具体电路实验的结合,使 读者能够轻松地掌握Verilog—HDL的语法、结构、功 能及简单应用。
全书共分8章,**~5章,通过应用Verilog— HDL描述的各种逻辑电路实例,详细讲解该语言的语 法结构和FPGA的开发流程;第6章,介绍硬件开发应 具备的条件;第7章,讲解数字电路系统的设计思路 ;第8章,通过列举12个简单的应用实例,详细介绍 工程应用系统的设计与实现的全过程。书中给出的全 部仿真结果和硬件实现均经过验证。全书的所有 Verilog—HDL实例文件可在北京航空航天大学出版社 网站www.buaapress.com.cn的“下载专区”进行 下载。
本书可作为学习数字设计的初学者和工程技术人 员的入门书、工具书和参考资料。
目錄
第1章 硬件描述语言
1.1 什么是硬件描述语言HDL
1.2 基本逻辑电路的Verilog—HDL描述
1.2.1 与门逻辑电路的描述
1.2.2 与非门逻辑电路的描述
1.2.3 非门逻辑电路的描述
1.2.4 或门逻辑电路的描述
1.2.5 或非门逻辑电路的描述
1.2.6 缓冲器逻辑电路的描述
1.3 逻辑仿真
1.3.1 顶层模块的编写
1.3.2 寄存器类型定义
1.3.3 线网类型定义
1.3.4 底层模块的调用
1.3.5 输入端口波形的描述
1.3.6 二与门逻辑电路的逻辑仿真结果
第2章 Altera FPGA开发板及开发流程简介
2.1 FPGA开发板及开发环境
2.1.1 FPGA开发板简介
2.1.2 FPGA开发环境
2.2 二与门逻辑电路的开发实例
2.2.1 工程文件的建立
2.2.2 源文件的建立
2.2.3 综合分析
2.2.4 ModelSim仿真
2.2.5 引脚配置
2.2.6 编译与下载
2.2.7 硬件测试
第3章 组合逻辑电路
3.1 数据选择器
3.1.1 2—1数据选择器
3.1.2 2—1数据选择器的Verilog—HDL描述
3.1.3 4—1数据选择器
3.1.4 4—1数据选择器的Verilog—HDL描述
3.1.5 条件操作符的使用方法
3.1.6 数据选择器的行为描述方式
3.1.7 case语句的使用方法
3.1.8 if—else语句的使用方法
3.1.9 function函数的使用方法
3.1.10 用于仿真的顶层模块
3.1.11 数据选择器的逻辑仿真结果
3.2 数据比较器
3.2.1 *简单的数据判断方法
3.2.2 2位数据比较器
3.2.3 2位数据比较器的Verilog—HDL描述
3.2.4 2位数据比较器的逻辑仿真结果
3.2.5 数据比较器的数据宽度扩展
3.2.6 4位数据比较器的Verilog—HDL描述
3.2.7 4位数据比较器的逻辑仿真结果
3.3 编码器
3.3.1 2位二进制编码器
3.3.2 2位二进制编码器的Verilog—HDL描述
3.3.3 2位二进制编码器的逻辑仿真结果
3.4 译码器
3.4.1 BCD码译码器
3.4.2 非完全描述的逻辑函数和逻辑表达式的简化
3.4.3 BCD码译码器的Verilog—HDL描述
3.4.4 BCD码译码器的逻辑仿真结果
……
第4章 触发器
第5章 时序逻辑电路
第6章 硬件开发应具备的条件
第7章 数字电路系统的实用设计
第8章 实用设计与工程制作
参考文献

 

 

書城介紹  | 合作申請 | 索要書目  | 新手入門 | 聯絡方式  | 幫助中心 | 找書說明  | 送貨方式 | 付款方式 台灣用户 | 香港/海外用户
megBook.com.tw
Copyright (C) 2013 - 2024 (香港)大書城有限公司 All Rights Reserved.