新書推薦：
《
西班牙内战：秩序崩溃与激荡的世界格局：1936-1939
》
售價：NT$
990.0
《
非对称创新：中国企业赶超战略 魏江 刘洋
》
售價：NT$
495.0
《
潜能觉醒
》
售價：NT$
395.0
《
初平：汉末群雄混战（190—195）
》
售價：NT$
245.0
《
建安：官渡大决战（196—200）
》
售價：NT$
245.0
《
中亚民族史
》
售價：NT$
840.0
《
人工智能与智能制造：概念与方法 ［美］马苏德·索鲁什 ［美］理查德·D.布拉茨
》
售價：NT$
640.0
《
中平：东汉王朝大崩溃（184—189）
》
售價：NT$
245.0
|
| 內容簡介： |
|
本书为普通高等教育“十一五”国家级规划教材。本书阐述数字系统设计方法和可编程逻辑器件PLD的应用技术。引导读者从一般的数字功能电路设计转向数字系统设计；从传统的非定制通用集成电路的应用转向用户半定制的PLD的应用；从单纯的硬件设计转向硬件、软件高度渗透的设计方法。从而了解数字技术的新发展、新思路、新器件，拓宽软、硬件设计的知识面，提高设计能力。本书是编者在汇总了多年从事数字系统设计和PLD应用技术教学及科研成果的基础上编写的，取材丰富，概念清晰，既有较高的起点和概括，也有很好的实用和参考价值。
|
| 目錄：
|
第1章 数字系统设计方法
1.1 绪言
1.1.1 数字系统的基本概念
1.1.2 数字系统的基本模型
1.1.3 数字系统的基本结构
1.2 数字系统设计的一般步骤
1.2.1 引例
1.2.2 数字系统设计的基本步骤
1.2.3 层次化设计
1.3 数字系统设计方法
1.3.1 自上而下的设计方法
1.3.2 自下而上的设计方法
1.3.3 基于关键部件的设计方法
1.3.4 信息流驱动的设计方法
1.4 数字系统的描述方法之一算法流程图
1.4.1 算法流程图的符号与规则
1.4.2 设计举例
习题1
第2章 数字系统的算法设计和硬件实现
2.1 算法设计
2.1.1 算法设计综述
2.1.2 跟踪法
2.1.3 归纳法
2.1.4 划分法
2.1.5 解析法
2.1.6 综合法
2.2 算法结构
2.2.1 顺序算法结构
2.2.2 并行算法结构
2.2.3 流水线算法结构
2.3 数据处理单元的设计
2.3.1 系统硬件实现概述
2.3.2 器件选择
2.3.3 数据处理单元设计步骤
2.3.4 数据处理单元设计实例
2.4 控制单元的设计
2.4.1 系统控制方式
2.4.2 控制器的基本结构和系统同步
2.4.3 算法状态机图（ＡＳＭ图）
2.4.4 控制器的硬件逻辑设计方法
习题2
第3章 硬件描述语言VHDL和VerilogHDL
3.1 概述
3.2 VHDL及其应用
3.2.1 VHDL基本结构
3.2.2 数据对象、类型及运算符
3.2.3 顺序语句
3.2.4 并行语句
3.2.5 子程序
3.2.6 程序包与设计库
3.2.7 元件配置
3.2.8 VHDL描述实例
3.3 VerilogHDL及其应用
3.3.1 VerilogHDL基本结构
3.3.2 数据类型、运算符与表达式
3.3.3 行为描述语句
3.3.4 并行语句
3.3.5 结构描述语句
3.3.6 任务与函数
3.3.7 编译预处理
3.3.8 VerilogHDL描述实例
习题3
第4章 可编程逻辑器件ＰＬＤ原理和应用
4.1 ＰＬＤ概述
4.2 简单ＰＬＤ原理
4.2.1 ＰＬＤ的基本组成
4.2.2 ＰＬＤ的编程
4.2.3 阵列结构
4.2.4 ＰＬＤ中阵列的表示方法
4.3 ＳＰＬＤ组成和应用
4.3.1 只读存储器RＯＭ 4.3.2 可编程逻辑阵列ＰＬＡ
4.3.3 可编程阵列逻辑ＰＡＬ
4.3.4 通用阵列逻辑ＧＡＬ
4.3.5 ＧＡＬ应用举例
4.4 采用ＳＰＬＤ设计数字系统
4.4.1 采用ＳＰＬＤ实现系统的步骤
4.4.2 设计举例
4.4.3 采用ＳＰＬＤ设计系统的讨论
习题4
第5章 高密度ＰＬＤ及其应用
5.1 ＨＤＰＬＤ分类
5.2 ＨＤＰＬＤ组成
5.2.1 阵列扩展型CＰＬＤ
5.2.2 现场可编程门阵列ＦＰＧＡ
5.2.3 延迟确定型FPGA
5.2.4 多路开关型ＦＰＧＡ
5.3 ＨＤＰＬＤ编程技术
5.3.1 在系统可编程技术
5.3.2 在电路配置重构技术
5.3.3 反熔丝（Ａntifuse编程技术
5.4 ＨＤＰＬＤ开发平台
5.4.1 HDPLD开发系统的基本工作流程
5.4.2 HDPLD开发系统的库函数
5.5 当前常用可编程逻辑器件及其开发工具
5.5.1 Lattice公司的CPLDFPGA与开发软件
5.5.2 Altera公司的CPLDFPGA及开发工具
5.5.3 Xilinx公司的CPLDFPGA和开发平台
5.5.4 用于CPLDFPGA的IP核
习题5
第6章 采用ＨＤＰＬＤ设计数字系统实例
6.1 高速并行乘法器的设计
6.1.1 算法设计和结构选择
6.1.2 器件选择
6.1.3 设计输入
6.1.4 芯片引脚定义
6.1.5 逻辑仿真
6.1.6 目标文件产生和器件下载
6.2 十字路口交通管理器的设计
6.2.1 交通管理器的功能
6.2.2 系统算法设计
6.2.3 设计输入
6.3 九九乘法表系统的设计
6.3.1 系统功能和技术指标
6.3.2 算法设计
6.3.3 数据处理单元的实现
6.3.4 设计输入
6.3.5 系统的功能仿真
6.4 ＦＩＦＯ（先进先出堆栈）的设计
6.4.1 ＦＩＦＯ的功能
6.4.2 算法设计和逻辑框图
6.4.3 数据处理单元和控制器的设计
6.4.4 设计输入
6.4.5 用VerilogHDL进行设计
6.4.6 仿真验证
6.5 数据采集和反馈控制系统的设计
6.5.1 系统设计要求
6.5.2 设计输入
6.6 ＦＩR有限冲激响应滤波器的设计
6.6.1 FIR结构简介
6.6.2 设计方案和算法结构
6.6.3 模块组成
6.6.4 FIR滤波器的扩展应用
6.6.5 设计输入
6.6.6 设计验证
6.7 UART接口设计
6.7.1 UART组成与帧格式
6.7.2 顶层模块的描述
6.7.3 发送模块设计
6.7.4 接收模块设计
6.7.5 仿真验证
6.8 简单处理器的设计
6.8.1 系统功能介绍
6.8.2 处理器硬件系统
6.8.3 处理器指令系统
6.8.4 处理器硬件系统的设计和实施
6.8.5 设计输入
6.8.6 系统功能仿真
习题6
第7章 可编程片上系统SOPC
7.1 概述
7.2 基于MicroBlaze软核的嵌入式系统
7.2.1 Xilinx的SOPC技术
7.2.2 MicroBlaze处理器结构
7.2.3 MicroBlaze信号接口
7.2.4 MicroBlaze软硬件设计流程
7.3 基于NiosⅡ软核的SOPC
7.3.1 Altera的SOPC技术
7.3.2 NiosⅡ处理器
7.3.3 Avalon总线架构
7.3.4 NiosⅡ软硬件开发流程
7.4 设计实例
7.4.1 设计要求
7.4.2 运行QuartusⅡ并新建设计工程
7.4.3 创建一个新的SOPCBuilder系统
7.4.4 在SOPCBuilder中定义NiosⅡ系统
7.4.5 在SOPCBiulder中生成NiosⅡ系统
7.4.6 将NiosⅡ系统集成到QuartusⅡ工程中
7.4.7 用NiosⅡIDE开发软件
习题7
第8章 上机实验
实验1 逻辑门实现组合电路
一、实验目的
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
