新書推薦：
《
改变我们的道路——大疫后的人类及其世界
》
售價：NT$
354.0
《
《周髀算经》新论·译注
》
售價：NT$
359.0
《
红楼有三味
》
售價：NT$
302.0
《
南宋行暮：宋光宗宋宁宗时代（增订本）
》
售價：NT$
458.0
《
算力芯片——高性能 CPU/GPU/NPU 微架构分析
》
售價：NT$
671.0
《
漫长的调查：重走营造学社川康古建筑调查之路
》
售價：NT$
406.0
《
历史的温度1-7（典藏版套装全7册）
》
售價：NT$
3110.0
《
如何建立适合自己的交易系统（一本金融初学者建立交易系统的实用工具书）
》
售價：NT$
302.0
|
| 編輯推薦： |
|
高等应用型本科（职业教育本科）院校电子信息工程、通信工程、计算机工程、机电一体化、工业自动化、电子科学与技术等专业学生，相关领域的工程技术人员。
|
| 內容簡介： |
|
目前开设的"微机原理与接口技术"课程主要有基于51系列单片机和基于80x86CPU的两种模式，两种模式各有所长。考虑到以IntelCPU为核心的PC系列微型计算机结构的完整性和应用普及性，同时考虑到原理性课程的讲解平台不宜太复杂，《微机原理与接口技术》选用以80868088CPU为主来介绍微型计算机工作原理、汇编语言及接口技术。除了该课程的基本内容外，《微机原理与接口技术》还增加了现代PC常用的总线技术、存储器管理、80x86Pentium微处理器的发展等内容。特别是考虑到PC作为上位机广泛应用于各种监测、控制、网络通信等场合，其在接口的应用方式上与芯片级接口有很大不同，《微机原理与接口技术》从PC系统应用的需求出发，增加了PC的软件体系与软件接口基础知识、基于PC的应用系统设计举例。这样，读者在学习传统的微机硬件系统工作原理的基础上，也学习到更实用的总线技术，了解PC系统软件体系及接口，为进一步理解和应用纷繁复杂的微型计算机新技术打下基础
|
| 目錄：
|
目录
前言
第1章80868088微处理器1
1.180868088微处理器的内部结构1
1.1.1总线接口单元和执行单元1
1.1.28086CPU内部寄存器3
1.280868088的引脚和工作方式5
1.2.180868088CPU引脚特性6
1.2.2*小**工作方式8
1.380868088的存储器组织12
1.3.1存储器的标准结构12
1.3.2存储器的分段12
1.3.3物理地址和逻辑地址12
1.3.4堆栈13
1.48086的工作时序14
1.4.1系统的复位和启动操作14
1.4.2*小方式时总线时序15
1.4.3**方式时总线时序17
习题19
第2章8086指令系统21
2.180868088寄存器组21
2.1.180868088CPU寄存器组21
2.1.2标志寄存器23
2.2存储器分段和地址的形成24
2.2.1存储单元的地址和内容24
2.2.2存储器的分段25
2.2.3物理地址的形成25
2.2.4段寄存器的引用26
2.380868088的寻址方式27
2.3.1立即寻址方式27
2.3.2寄存器寻址方式28
2.3.3直接寻址方式28
2.3.4寄存器间接寻址方式29
2.3.5寄存器相对寻址方式29
2.3.6基址加变址寻址方式30
2.3.7相对基址加变址寻址方式31
2.480868088指令系统32
2.4.1指令集说明32
2.4.2数据传送指令33
2.4.3标志操作指令37
2.4.4加减运算指令39
2.4.5乘除运算指令43
2.4.6逻辑运算和移位指令46
2.4.7转移指令52
2.4.8字符串处理58
2.4.9十进制调指令66习题74
第3章汇编语言基本语法77
3.1汇编语言的语句和源程序组织77
3.1.1语句种类77
3.1.2语句格式77
3.1.3源程序组织78
3.2表达式及有关运算符80
3.2.1常量80
3.2.2变量82
3.2.3标号83
3.2.4数值表达式84
3.2.5地址表达式86
3.3常用伪指令语句87
3.3.1符号定义伪指令87
3.3.2数据定义伪指令88
3.3.3属性修改伪指令90
3.3.4段定义伪指令91
3.4结构和记录94
3.4.1结构94
3.4.2记录95
3.5宏指令语句95习题98
第4章汇编语言程序设计101
4.1顺序结构程序设计101
4.2分支结构程序设计105
4.2.1简单分支程序设计105
4.2.2多分支程序设计106
4.2.3综合例题108
4.3循环结构程序设计111
4.3.1循环结构简述111
4.3.2单循环程序的设计方法111
4.3.3多重循环程序设计114
4.4子程序117
4.4.1子程序的概念117
4.4.2子程序的格式117
4.4.3子程序的位置117
4.4.4主程序与子程序的参数传递118
4.4.5参数传递注意事项118
4.5DOS功能调用与输入输出119
4.5.1利用DOS功能调用进行输入输出119
4.5.2BIOS中断124
4.6中断与中断处理程序127
4.6.1中断的概念127
4.6.2中断的设置128习题133
第5章半导体存储器137
5.1半导体存储器概述137
5.1.1半导体存储器的分类和特点137
5.1.2半导体存储器的性能和指标139
5.1.3半导体存储器芯片的功能结构和工作过程140
5.2随机存储器141
5.2.1静态RAM原理141
5.2.2静态RAM芯片介绍142
5.2.3动态RAM原理143
5.2.4动态RAM芯片介绍144
5.3只读存储器145
5.3.1只读存储器原理145
5.3.2只读存储器芯片介绍148
5.4存储器与CPU的连接149
5.4.1设计连接时需要注意的问题149
5.4.2*简单的连接设计150
5.4.3位扩充的连接设计151
5.4.4字扩充的连接设计153
5.4.5字与位同时扩充的连接设计156
5.5存储体系的基本知识157
5.5.1多层存储体系157
5.5.2Cache和虚拟存储器158
5.5.3PentiumCache技术简介159
5.6内存条160
5.6.1内存条的连接特性160
5.6.2内存条芯片的封装160
5.6.3内存条的分类与发展161
5.6.4内存条的性能指标164
5.6.5内存条的应用164习题166
第6章中断系统169
6.1中断的基本概念169
6.1.1中断169
6.1.2中断源170
6.1.3中断系统的功能171
6.1.4中断的优先权管理172
6.280868088的中断系统173
6.2.1外部中断174
6.2.2内部中断174
6.2.3中断的优先权175
6.2.4中断向量表175
6.2.5中断响应和处理过程176
6.3Intel8259A中断控制器177
6.3.1外部引脚特性178
6.3.2内部结构178
6.3.3引入中断请求的方式179
6.3.4优先权管理方式180
6.3.5中断屏蔽方式181
6.3.6中断结束方式181
6.3.7工作过程182
6.3.8系统总线的连接方式182
6.3.9命令字及其读写端口183
6.3.10初始化命令字及其编程184
6.3.11操作命令字及其编程187
6.4中断服务程序的编程方法190
6.4.1中断服务程序的编程191
6.4.2中断向量表的设置方法191
6.4.3一个键盘中断服务程序193习题196
第7章常用可编程接口芯片197
7.1通用接口及其功能197
7.2并行接口197
7.2.18255A的内部结构198
7.2.28255A的引脚特性199
7.2.38255A的工作方式200
7.2.48255A控制字编程203
7.2.58255A应用举例206
7.3串行接口211
7.3.1串行通信概述211
7.3.2串行通信接口标准214
7.3.3通用串行接口标准216
7.4可编程串行接口芯片8251A219
7.4.18251A的基本性能219
7.4.28251A的内部结构219
7.4.38251A的引脚特性220
7.4.48251A的控制字222
7.4.58251A的初始化223
7.4.68251A应用举例225
7.5可编程计时器计数器8253226
7.5.18253PIT的外部特点226
7.5.28253PIT的主要功能226
7.5.38253PIT的工作原理227
7.5.48253PIT的内部结构228
7.5.58253PIT的引脚228
7.68253PIT计时计数器接口230
7.6.18253PIT的控制字230
7.6.2Intel8253PIT的工作方式231
7.6.3应用举例238
7.7数模DA转换与模数AD转换接口240
7.7.1DA转换器240
7.7.2DA转换器的主要技术指标2437.7.3典型DA转换器芯片244
7.7.4DA转换器与微处理器的接口248
7.8AD转换器250
7.8.1AD转换的基本原理250
7.8.2AD转换器的主要技术指标251
7.8.3AD转换器与系统连接时必须考虑的问题252
7.8.4典型的AD转换芯片253
7.8.5应用举例257习题258
第8章嵌入式系统260
8.1ARM微处理器概述260
8.2ARM微处理器的工作状态265
8.2.1ARM体系结构的存储器格式266
8.2.2指令长度及数据类型266
8.2.3处理器模式266
8.3寄存器组织267
8.3.1ARM状态下的寄存器组织267
8.3.2Thumb状态下的寄存器组织269
8.3.3程序状态寄存器270
8.3.4异常Exceptions272
8.3.5ARM体系结构所支持的异常类型272
8.3.6对异常的响应272
8.3.7从异常返回273
8.3.8各类异常的具体描述273
8.3.9异常进入退出274
8.3.10异常向量275
8.3.11异常优先级275
8.3.12应用程序中的异常处理275
8.4ARM微处理器的指令系统276
8.5应用系统设计与调试282
8.5.1系统设计概述282
8.5.2S3C4510B概述283
8.5.3系统的硬件选型与单元电路设计286
8.5.4JTAG接口电路297习题302
参考文献304
|
| 內容試閱：
|
第1章80868088微处理器
教学提示：尽管微处理器已进入了Pentium时代，其内部结构和性能也发生了巨大的变化，但其基本结构仍然和早期的80868088相似，可以说80868088是80X86系列芯片的基础。本章就以80868088为例介绍微处理器的总体结构。
教学要求：通过本章的学习，读者可以了解80868088微处理器的内部结构、引脚和工作方式、存储器组织和工作时序。
注意：本章的学习是比较枯燥的一章，但论述的内容是为后续的学习做好基础性工作。内容不难，但是内容较多，基础知识较多，读者在学习中是不容易记住的。本章学习的**难点就是记不住。所以在学习本章的内容时，希望课前预习，课后一定要多看几遍内容，同行之间要多多讨论，书后思考题和习题希望读者尽可能都做。
1.1 80868088微处理器的内部结构
80868088是Intel系列的16位微处理器，它是采用HMOS工艺制造的，内部包含约29000个晶体管，用单一的+5V电源，时钟频率为5～10MHz。
8086有16根数据线和20根地址线，其寻址空间达1MB；8088是一种准16位微处理器，它的内部寄存器、内部运算部件以及内部操作都是按16位设计的，但对外的数据总线只有8条。80868088芯片内设有硬件乘除指令部件和串处理指令部件，可对位、字节、字、串、BCD码等多种数据类型进行处理。
1.1.1总线接口单元和执行单元
80868088CPU采用了全新的指令流水线结构InstructionPipeline。从功能上看，它由两个独立的逻辑单元组成，即总线接口单元BusInterfaceUnit，BIU和执行单元ExecuteUnit，EU。内部结构如图1-1所示。
1．总线接口单元
BIU的功能是8086CPU与存储器或IO设备之间的接口部件，负责全部引脚的操作。具体来说，BIU负责产生指令地址，根据指令地址从存储器取出指令，送到指令队列中排队或直接送给EU去执行；BIU也负责从存储器的指定单元或外设端口中取出指令规定的操作数传送给EU，或者把EU的操作结果传送到指定的存储单元或外设端口中。
BIU内部设有4个16位的段寄存器：代码段寄存器CodeSegment，CS、数据段寄存器DataSegment，DS、堆栈段寄存器StakeSegment，SS和附加段寄存器ExtraSegment，ES，还有一个16位的指令指针寄存器InstructionPointer，IP，一个6字节指令队列缓冲器，20位地址加法器和总线控制电路。
1指令队列缓冲器该缓冲器是用来暂存指令的一组暂存器，它由6个8位寄存器组成8088为4个，昀多
可同时存放6个字节的指令。采用“先进先出”FirstinFirstout，FIFO原则，按顺序存放，再按顺序被取到EU中去执行。它遵循以下原则。
图1-18086CPU内部结构
1取指令时，将指令存入队列缓冲器，缓冲器中只要有一条指令，EU就开始执行。
2缓冲器中只要有一个字节没装指令，BIU便自动执行取指操作，直到填满为止。
3在EU执行指令的过程中，当指令需要对存储器或IO设备进行数据存取时，BIU将在执行完当前取指的存储器周期后的下一个存储器周期，对指定的存储器单元或IO设备进行存取操作，交换的数据通过BIU送EU进行处理。
4当EU执行完转移、调用和返回指令时，要清除队列缓冲器，同时，BIU需从新的地址重新开始取指，新取的**条指令将直接送EU执行，随后取的指令将填入指令队列。
220位的地址加法器
地址加法器用来产生20位地址。8086有20根地址线，可寻址1MB，但内部所有的寄存器都是16位的，所以需要一个部件来根据16位寄存器提供的信息计算出20位物理地址，这个部件就是20位的地址加法器。地址计算公式是
物理地址=段基址值×16+偏移地址值
3指令指针寄存器
指令指针寄存器的功能相当于程序计数器PC，用于存放EU要执行的下一条指令的偏移地址。程序不能直接对IP进行存取，但可在程序运行中自动修正，使之指向要执行的下一条指令。每取一条指令字节，IP自动加1。
4总线控制电路
8086分配20条总线，用来传送16位数据信号、20位地址信号和4位状态信号。这就需要分时进行传送。总线控制电路的功能就是以逻辑控制方法实现上述信号的分时传送。
2．执行单元
执行单元EU包括一个16位的算术逻辑单元ALU、一个16位的状态标志寄存器、一组数据暂存寄存器、一组指令指针和变址寄存器，一个数据暂存器和EU控制电路。
执行单元EU的功能是从BIU的指令队列中取出指令代码，然后执行指令所规定的全部功能。在执行指令的过程中，如果需要向存储器或IO传送数据，则EU向BIU发出访问存储器或IO的命令，并提供访问的地址和数据。
1算术逻辑单元
算术逻辑单元ArithmeticandLogicUnit，ALU可以用来进行算术、逻辑运算，也可以按指令的寻址方式计算出寻址单元的16位偏移地址，并将其偏移地址送到BIU中形成一个20位的物理地址。ALU只能进行运算，不能存放数据。在运算时数据先传送到暂存器中，再经ALU运算处理。运算后，运算结果经内部总线送回累加器或其他寄存器，或者存储单元中。
2状态标志寄存器
状态标志寄存器Flags，F用来反映CPU运算后的状态特征或存放控制标志。
3数据暂存寄存器
数据暂存寄存器协助ALU完成运算，对参加运算的数据进行暂存。
4通用寄存器组
通用寄存器包括8个16位寄存器。其中AX、BX、CX、DX为数据寄存器，它们既可以存放16位数据，也可分为两半，分别寄存8位数据；SPStackPointer为堆栈指针，用于堆栈操作；BPBasePointer为基址指针寄存器，用来存放位于堆栈段中的一个数据区基址的偏移量；SISourceIndex源变址寄存器和DIDestinationIndex目的变址寄存器，用来存放被寻址地址的偏移量。
5控制单元
控制单元接收从BIU指令流队列中来的指令，经过解释、翻译形成各种控制信号，对EU的各个部件实现在规定时间内完成规定操作。
1.1.2 8086CPU内部寄存器
Intel80868088CPU共有14个16位的寄存器，如图1-2所示。分别为8个通用寄存器AX、BX、CX、DX、SP、BP、SI、DI、2个控制寄存器IP、FLAGS和4个段寄存器CS、DS、SS、ES。
图1-280868088CPU内部寄存器
1．通用寄存器
通用寄存器共有8个，按照使用情况分为数据寄存器、指针寄存器和变址寄存器。
1数据寄存器
8086的通用数据寄存器既可用作16位寄存器AX、BX、CX、DX，也可用作8位寄存器AL、AH、BL、BH、CL、CH、DL、DH。它们均可独立寻址，独立使用。数据寄存器DataRegister主要用来存放操作数或中间结果，以减少访问存储器的次数。
通常选AXAH、AL作为累加器Accumulator，但实际上，每个数据寄存器都具有累加器的功能，只不过对于同样的运算，使用AXAH、AL比使用其他数据寄存器能得到更短的目标代码和更快的速度；BXBH、BL也叫基址寄存器BaseRegister，可用作间接寻址的地址寄存器；CXCH、CL也叫计数器CountRegister，用来控制循环重复的次数；DXDH、DL是数据寄存器DataRegister，用来扩展累加器。在进行乘法和除法运算时，DX和AX联合存放32位的二进制数AX存放低16位，DX存放高16位。
2指针寄存器PointerRegister
SPStackPointer是堆栈指针寄存器，BPBasePointer是基址指针寄存器，它们常用来指示相对于段起始地址的偏移量。BP一般用于访问堆栈段的任意单元，SP用于访问堆栈段的栈顶单元。
3变址寄存器IndexRegister
SISourceIndex源变址寄存器和DIDestinationIndex目的变址寄存器用来存放当前数据段的偏移地址。SI存放源操作数的偏移地址，DI存放目的操作数的偏移地址。
2．段寄存器
由于在8086系统中，需要用20位物理地址访问1MB的存储空间，但8086的内部结构以及内部数据的直接处理能力和寄存器都只有16位，故只能直接提供16位地址寻址64KB存储空间。为了能够寻址1MB空间，8086CPU中引入了存储器地址空间分段的概念。
8086CPU的BIU中有4个16位的段寄存器，是用来存放段起始地址值又叫段基址值的，8086的指令能直接访问这4个段，即SLCodeSegment代码段寄存器、SSStackSegment堆栈段寄存器、DSDataSegment数据段寄存器和ESExtraSegment附加段寄存器。
CSCodeSegment：代码段寄存器存放当前程序所在段的段基址值，CPU执行的指令将从代码段获得。SSStackSegment：堆栈段寄存器给出程序当前所使用的堆栈段基址值。DSDataSegment：数据段寄存器存放当前程序的主数据段的段基址值，一般来说，程序所用的数据是放在数据段中，而段寄存器DS中保存了该数据段的段基址值；ESExtraSegment：附加段寄存器指出程序当前使用的附加数据段，用来存放附加数据段的段基址值数据。
3．状态寄存器
Intel80868088CPU的处理器设置了一个16位的状态标志寄存器Flag。其中安排了9位作用标志位，包括6个状态标志位CF、
PF、AF、ZF、SF、OF和3个控制标志位TF、图1-3状态标志寄存器IF、DF，如图1-3所示。
由于该寄存器的标志位与指令队列中的指令代码一起参与对现行指令执行过程的控制，因此，我们可以把标志寄存器看成与指令队列缓冲器、指令指针寄存器一起实现计算机程序控制工作方式的一个辅助控制寄存器。
1状态标志
状态标志位用来反映EU执行算术或逻辑运算后的结果特征。
1CFCarryFlag进位标志：在进行算术运算时，如果在昀高位产生了进位或借位，则CF=1，否则CF=0。
2PFParityFlag奇偶标志：表明运算结果中“1”的个数是奇数还是偶数。若结果中有偶数个“1”，则PF=1；若结果中有奇数个“1”，则PF=0。
3AFAuxiliaryCarryFlag辅助进位标志：在运算时，如果在第4位产生了进位或借位，则AF=1，否则AF=0。
4ZFZeroFlag零标志：如果运算结果为全“0”，则ZF=1，否则ZF=0。
5SFSignFlag符号标志：该位与运算结果的昀高有效位相同，当运算结果为负时，SF=1；结果为正时，SF=0。
6OFOverflowFlag溢出标志：当运算结果超出计算机用补码所能表示数的范围时，OF=1，否则OF=0。
2控制标志
控制标志位用来控制CPU的操作，它由程序设置或由程序清除。
1TFTrapFlag单步标志：TF是为了使程序调试方便而设置的。若TF=1，8086CPU处于单步工作方式，即每执行完一条指令就自动地产生一个内部中断，转去执行一个中断服务程序；当TF=0时，8086CPU正常执行程序。
2IFInterrupt-EnableFlag中断允许标志：用指令STI可使IF=1
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
