新書推薦：
《
成吉思汗传：看历代帝王将相谋略 修炼安身成事之根本
》
售價：NT$
280.0
《
爱丁堡古罗马史-罗马城的起源和共和国的崛起
》
售價：NT$
349.0
《
大宋悬疑录：貔貅刑
》
售價：NT$
340.0
《
人生解忧：佛学入门四十讲
》
售價：NT$
490.0
《
东野圭吾：分身（东野圭吾无法再现的双女主之作 奇绝瑰丽、残忍又温情）
》
售價：NT$
295.0
《
浪潮将至
》
售價：NT$
395.0
《
在虚无时代：与马克斯·韦伯共同思考
》
售價：NT$
260.0
《
日内交易与波段交易的资金风险管理
》
售價：NT$
390.0
|
| 編輯推薦： |
本书为高等学校“十二五”电气自动化类规划教材之一，也是燕山大学的“数字电子技术基础”河北省精品课程配套教材，是根据近年来数字电子技术的新发展和课程组多年的教学实践积累，针对数字电子技术课程教学基本要求和学习特点而编写的。
全书包括数字逻辑基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器与可编程逻辑器件、脉冲波形的产生与整形、数模和模数转换，共8章。考虑到EDA技术已成为数字电路设计的首要手段，本书加入了目前比较流行的EDA设计软件MAX+PLUSⅡ的内容，并结合具体章节给出了软件的应用方法。本教材可满足学时较少情况下的教学，适宜48～60学时的教学。为了方便教学和自学，配备有实用的电子课件和习题简解。
|
| 內容簡介： |
本书为高等学校“十二五”电气自动化类规划教材之一，也是燕山大学的“数字电子技术基础”河北省精品课程配套教材，是根据近年来数字电子技术的新发展和课程组多年的教学实践积累，针对数字电子技术课程教学基本要求和学习特点而编写的。
全书包括数字逻辑基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器与可编程逻辑器件、脉冲波形的产生与整形、数模和模数转换，共8章。考虑到EDA技术已成为数字电路设计的首要手段，本书加入了目前比较流行的EDA设计软件MAX+PLUSⅡ的内容，并结合具体章节给出了软件的应用方法。本教材可满足学时较少情况下的教学，适宜48～60学时的教学。为了方便教学和自学，配备有实用的电子课件和习题简解。
|
| 關於作者： |
|
张宝荣博士，燕山大学副教授，河北省首批精品课“数字电子技术基础”负责人，从事数字电子技术教学工作多年，经验丰富，注重传统教学与新技术的融合。
|
| 目錄：
|
第1章 数字逻辑基础
1.1 数字信号与数字电路
1.1.1 数字信号
1.1.2 数字电路
1.2 数制和码制
1.2.1 几种常用的数制
1.2.2 不同数制间的转换
1.2.3 几种常用的码制
1.3 逻辑代数
1.3.1 逻辑代数中3种基本运算
1.3.2 复合逻辑运算
1.3.3 逻辑代数的基本公式
1.3.4 逻辑代数的常用公式
1.3.5 逻辑代数的基本定理
1.4 逻辑函数及其表示方法
1.4.1 逻辑函数的定义
1.4.2 逻辑函数的表示方法
1.4.3 各种表示方法间的相互转换
1.5 逻辑函数的化简
1.5.1 逻辑函数的最简形式
1.5.2 公式化简法
1.5.3 卡诺图化简法
1.6* EDA技术概述
1.6.1 EDA发展回顾
1.6.2 EDA系统构成
1.6.3 EDA工具发展趋势
1.6.4 EDA工具软件MAX+PLUS Ⅱ简介
本章小结
习题与思考题
第2章 逻辑门电路
2.1 半导体二极管门电路
2.1.1 二极管的开关特性
2.1.2 二极管门电路
2.2 半导体三极管门电路
2.2.1 三极管的开关特性
2.2.2 三极管反相器
2.3 TTL集成门电路
2.3.1 TTL反相器电路结构及原理
2.3.2 TTL反相器的电压传输特性和抗干扰能力
2.3.3 TTL反相器的静态输入特性、输出特性和负载能力
2.3.4 TTL反相器的动态特性
2.3.5 TTL门电路的其他类型
2.3.6 TTL集成门系列简介
2.4 CMOS集成门电路
2.4.1 MOS管的开关特性
2.4.2 CMOS反相器的电路结构和工作原理
2.4.3 CMOS反相器的特性及参数
2.4.4 CMOS门电路的其他类型
2.4.5 CMOS集成门系列简介
2.5* 集成门电路的实际应用问题
2.5.1 集成门电路使用应注意的问题
2.5.2 TTL电路与CMOS电路之间的接口问题
本章小结
习题与思考题
第3章 组合逻辑电路
3.1 概述
3.2 组合逻辑电路的分析与设计
3.2.1 组合逻辑电路的分析
3.2.2 组合逻辑电路的设计
3.3 常用组合逻辑电路
3.3.1 编码器
3.3.2 译码器
3.3.3 数据选择器
3.3.4 加法器
3.3.5 数值比较器
3.4 用中规模集成电路设计组合逻辑电路
3.4.1 用译码器设计组合逻辑电路
3.4.2 用数据选择器设计组合逻辑电路
3.4.3 用加法器设计组合逻辑电路
3.4.4* 综合设计
3.5 组合逻辑电路的竞争—冒险现象
3.5.1 竞争—冒险的概念及其产生原因
3.5.2 消除竞争—冒险的方法
3.6* 用MAX+PLUS Ⅱ设计组合逻辑电路
本章小结
习题与思考题
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.2.1 由与非门构成的基本SR触发器
4.2.2 由或非门构成的基本SR触发器
4.3 同步触发器（电平触发）
4.3.1 同步SR触发器
4.3.2 同步D触发器（D锁存器）
4.4 主从触发器（脉冲触发）
4.4.1 主从SR触发器
4.4.2 主从JK触发器
4.5 边沿触发器（边沿触发）
4.5.1 维持阻塞结构的边沿触发器
4.5.2 基于门电路传输延迟的边沿JK触发器
4.5.3 边沿D触发器（利用两个同步D触发器构成）
4.6 触发器的逻辑功能及描述方法
4.7 集成触发器
4.7.1 常用集成触发器
4.7.2 触发器的功能转换
4.8 触发器应用举例
4.9* 用MAX+PLUS II验证触发器逻辑功能
本章小结
习题与思考题
第5章 时序逻辑电路
5.1 时序电路的基本概念
5.1.1 时序电路的分类
5.1.2 时序电路的基本结构和描述方法
5.2 同步时序电路的分析方法
5.2.1 同步时序电路的分析任务
5.2.2 同步时序电路的分析步骤
5.3 寄存器
5.3.1 寄存器和移位寄存器结构组成及工作原理
5.3.2 集成（移位）寄存器及其应用
5.4 计数器
5.4.1 同步计数器结构组成及原理
5.4.2 异步计数器结构组成及原理
5.4.3 集成计数器及其应用
5.5 同步时序电路的设计方法
5.5.1 时序电路设计的基本任务
5.5.2 时序电路的设计步骤
5.6 用中规模集成电路设计时序电路
5.6.1 用移位寄存器设计
5.6.2 用计数器设计
5.6.3* 综合设计
5.7* MAX+PLUS II设计时序逻辑电路
本章小结
习题与思考题
第6章 半导体存储器与可编程逻辑器件
6.1 概述
6.2 随机存储器RAM
6.2.1 RAM存储单元
6.2.2 RAM的结构
6.2.3 RAM的扩展
6.3 只读存储器ROM
6.3.1 固定ROM
6.3.2 可编程只读存储器PROM
6.3.3 现代常用ROM
6.4 可编程逻辑器件PLD
6.4.1 PLD基本原理
6.4.2 PLD分类
6.5 高密度可编程逻辑器件
6.5.1 复杂可编程逻辑器件CPLD
6.5.2 现场可编程门阵列FPGA
6.5.3 基于芯片的设计方法
6.6* 硬件描述语言简介
6.6.1 VHDL简介
6.6.2 VHDL描述逻辑电路举例
本章小结
习题与思考题
第7章 脉冲波形的产生与整形
7.1 概述
7.1.1 矩形脉冲及其基本特性
7.1.2 矩形脉冲的产生和整形方法
7.2 555定时器及其脉冲电路
7.2.1 555定时器及其工作原理
7.2.2 由555定时器构成的单稳态触发器
7.2.3 由555定时器构成的施密特触发器
7.2.4 由555定时器构成的多谐振荡器
7.3 集成和其他单稳态触发器
7.3.1 由门电路构成的单稳态触发器
7.3.2 集成单稳态触发器
7.4 集成和其他施密特触发器
7.4.1 由门电路构成的施密特触发器
7.4.2 集成施密特触发器
7.5 其他多谐振荡器
7.5.1 由门电路构成的多谐振荡器
7.5.2 石英晶体多谐振荡器
本章小结
习题与思考题
第8章 数模和模数转换
8.1 概述
8.2 数模转换器（DAC）
8.2.1 DAC的基本原理
8.2.2 倒T形电阻网络DAC
8.2.3 权电流型DAC
8.2.4 数模转换输出极性的扩展
8.2.5 DAC的主要技术参数
8.2.6 集成DAC
8.3 模数转换器（ADC）
8.3.1 ADC的基本原理
8.3.2 并联比较型ADC
8.3.3 逐次渐近型ADC
8.3.4 双积分型ADC
8.3.5 ADC的主要技术参数
8.3.6 集成ADC
8.4 取样－保持电路
本 章 小 结
习题与思考题
附录A 常用的数字逻辑集成电路
附录B 逻辑符号对照表
附录C EDA软件元件库
附录D 部分习题与思考题解答
参考文献
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
