新書推薦：
《
女王冠：三位女性的权力与生存之战
》
售價：NT$
500.0
《
唤醒孩子的学习力3：掌握有效的学习技能
》
售價：NT$
332.0
《
变富：如何有效积累足够的财富
》
售價：NT$
403.0
《
大宋西军
》
售價：NT$
398.0
《
这才是真正的诸葛亮
》
售價：NT$
347.0
《
嫉妒
》
售價：NT$
250.0
《
文明的碎片（西蒙·沙玛重磅新作！）
》
售價：NT$
500.0
《
别读博，会脱单
》
售價：NT$
265.0
|
| 內容簡介： |
本書將IC設計實務經驗深入於範例探討，且每一範例均經過模擬驗證。除了基本的設計技巧外，亦說明多模組整合設計之技術。希望藉由此書帶領讀者進入以Verilog為主的各種相關設計領域中，熟悉Verilog語言全貌，更希望藉由它，幫助讀者完成各種晶片之設計。內容包含有：數位邏輯設計與Verilog發展沿革、Verilog設計風格與觀念、Verilog設計結構、閘層GateLevel描述、資料流描述設計、行為描述、函數及任務、自定邏輯電路與狀態機、Verilog程式設計技巧、電路的延遲時序設定、專題實務設計範例等，適合科大資工、電子、電機系教授「數位邏輯設計」、「數位邏輯設計實習」之課程或相關業界人士及有興趣之讀者使用。
本書特色：
1.作者將IC設計實務經驗深入於範例探討，且每一範例均經過模擬驗證。
2.本書除了基本的設計技巧外，亦說明多模組整合設計之技術。希望藉由此書帶領讀者進入以Verilog為主的各種相關設計領域中，熟悉Verilog語言全貌。
3.本書提供範例程式光碟，方便讀者使用。
|
| 目錄：
|
第1章 數位邏輯設計與Verilog發展沿革
1.1 電腦輔助設計與積體電路產業1-2
1.2 硬體描述語言HardwareDescriptionLanguage,HDL1-4
1.3 積體電路晶片設計流程1-5
第2章 Verilog設計風格與觀念
2.1 Verilog設計風格2-2
2.1.1 設計者與變更原因2-2
2.1.2 設計內文說明2-2
2.1.3 設計過程注意事項2-3
2.2 Verilog基本觀念2-4
2.2.1 運算子Operator2-5
2.2.2 註解說明Comment與空格Whitespace2-5
2.2.3 數字Number2-6
2.2.4 字串Strings2-8
2.2.5 識別字、關鍵字及系統函數Identifiers,KeywordsandSy
2.2.6 將訊息顯示於標準之輸出2-10
2.2.7 模擬監視2-13
2.2.8 結束模擬2-14
第3章 Verilog設計結構
3.1 設計方法Designmethodologies3-3
3.2 模組Modules3-4
3.3 連接埠Ports3-5
3.4 模組例證Moduleinstantiations3-8
3.5 資料型態Datatypes3-9
3.5.1 數值集合3-9
3.5.2 連接線Nets3-10
3.5.3 暫存器Registers3-11
3.5.4 向量Vectors3-11
3.5.5 數字Numbers3-12
3.5.6 參數（Parameters）3-13
3.5.7 陣列Array與記憶體Memory3-14
3.5.8 三態Tri-state3-14
第4章 閘層GateLevel描述
4.1 and、or、nand、nor、xor及xnor閘4-2
4.2 buf及not閘4-4
4.3 實例說明4-6
4.4 多工器Multiplexer實例4-19
第5章 資料流描述設計DataflowModeling
5.1 連續指定Continuousassignment5-2
5.2 表示式Expression5-3
5.2.1 常數值表示式5-3
5.2.2 運算元Operand5-4
5.2.3 運算子Operators5-4
5.3 應用實例5-22
5.3.1 3對8解碼器5-22
5.3.2 4對2編碼器5-24
5.3.3 4位元加法器5-26
5.3.4 1對4解多工器5-29
5.3.5 3位元多數Majority位元表決器5-31
5.3.6 1位元全減器5-33
第6章 行為描述
6.1 程序結構Procedualconstructs6-2
6.1.1 initial區塊6-2
6.1.2 Always區塊6-2
6.2 程序指定Proceduralassignment6-8
6.2.1 方塊程序指定6-9
6.2.2 非方塊程序指定6-12
6.3 begin...end方塊敘述6-16
6.4 if敘述6-16
6.5 case敘述6-32
6.6 casez敘述6-39
6.7 casex敘述6-43
6.8 迴 圈6-46
6.8.1 for迴圈6-46
6.8.2 while迴圈6-60
6.8.3 forever迴圈6-61
6.8.4 repeat迴圈6-62
6.9 命名begin...end區塊敘述6-65
6.10 fork...join區塊敘述6-67
6.11 wait準位感測控制6-68
6.12 實用範例6-69
6.12.1 二位數BCD計數器6-69
6.12.2 四位元BCD加法器6-74
6.12.3 十六位元組雙埠RAM6-79
6.12.4 十六位元組單埠RAM6-83
第7章 函數及任務
7.1 函數Function7-2
7.2 任務Task7-12
7.3 函數呼叫函數7-18
7.4 任務呼叫函數及任務7-20
7.5 系統函數與任務7-23
7.5.1 與實數有關之系統函數與任務7-24
7.5.2 顯示＄display與寫入＄write之系統任務7-25
7.5.3 驅動器drivers計數系統函數＄countdirvers7-25
7.5.4 檔案輸出系統任務7-26
7.5.5 完成執行之系統任務7-27
7.5.6 時序檢查系統之任務7-27
7.5.7 測試訊號系統任務7-28
7.5.8 載入記憶體系統任務7-29
7.5.9 時間刻度系統函數與任務7-30
7.5.10 儲存與重新啟動系統任務7-32
7.5.11 重置系統任務7-33
7.5.12 其他系統任務與函數7-33
第8章 自定邏輯電路與狀態機
8.1 自定邏輯電路設計方法8-3
8.2 自定組合邏輯電路8-3
8.3 自定序向邏輯電路8-7
8.4 狀態機8-11
8.4.1 Moore狀態機8-12
8.4.2 Mealy狀態機8-28
第9章 Verilog程式設計技巧
9.1 Verilog程式設計技巧9-2
9.1.1 如何設計可合成電路9-2
9.1.2 數學運算式之順序及群集9-3
9.1.3 if敘述與case敘述之比較9-4
9.2 編譯器指引Compilerdirectives9-5
9.2.1 `include9-5
9.2.2 `define與`undef9-7
9.2.3 `timescale9-8
9.2.4 `resetall9-9
9.2.5 `ifdef、`else與`endif9-9
第10章 電路的延遲時序設定
10.1 邏輯閘延遲Gatedelay10-2
10.2 連接線訊號轉換延遲Netdelay10-4
10.3 模組路徑延遲Modulepathdelay10-5
10.3.1 特定區塊Specifyblocks10-5
10.3.2 特定參數Specifyparameters10-9
10.4 邊緣感應路徑延遲Edge-sensitivepathdelay10-10
10.5 狀態相關路徑延遲State-dependentpathdelay10-13
10.6 延遲時間值設定10-16
第11章 專題實務設計範例
11.1 0~9999十進制計數器11-2
11.2 16位元移位式乘法器11-10
11.3 16位元固定點式乘法器11-15
11.4 16位元布斯Booth乘法器11-20
11.5 16位元移位式Shifting除法器11-25
11.6 16位元重存Restoring與非重存Non-Restoring除法器11-
11.7 移動蛇Runningsnake控制電路11-40
11.8 鍵盤控制電路11-52
11.9 循環餘數核對CyclicRedundancyCheck,CRC電路11-62
11.10 浮點數運算器電路11-71
11.10.1 浮點數加法器11-72
11.10.2 浮點數乘法器11-80
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
