新書推薦：
《
无尽的海洋：美国海事探险与大众文化（1815—1860）
》
售價：NT$
454.0
《
治盗之道：清代盗律的古今之辨
》
售價：NT$
556.0
《
甲骨文丛书·剑桥世界暴力史（第一卷）：史前和古代世界（套装全2册）
》
售價：NT$
959.0
《
甲骨文丛书·中华早期帝国：秦汉史的重估
》
售價：NT$
1367.0
《
欲望与家庭小说
》
售價：NT$
449.0
《
惜华年（全两册）
》
售價：NT$
320.0
《
甲骨文丛书·古代中国的军事文化
》
售價：NT$
454.0
《
中国王朝内争实录（套装全4册）：从未见过的王朝内争编著史
》
售價：NT$
1112.0
|
| 內容簡介： |
|
本书揭示硬件架构的设计艺术，涵盖作者从事芯片设计行业十多年的经验和研究成果。本书共分9章，第1章介绍亚稳态的概念、量化方法和减少其影响的技术；第2章介绍同步设计的时钟技术，并提出可行的时钟方案以及系统复位策略。第3章介绍在设计中使用异步时钟或“处理多个时钟”时会出现的问题及解决方法。第4章介绍时钟分频器的各个方面和实现方法。第5章讲述低功耗设计技术，以减少动态和静态功耗。第6章介绍如何把流水线技术应用在处理器的设计中，从而提高性能；第7章讨论使用最佳字节顺序的方法；第8章阐述去抖动技术，以消除毛刺和噪声。第9章介绍电磁干扰的原理、规程、标准和认证，以及电磁干扰的影响因素和减少电磁干扰的方法。
|
| 目錄：
|
译者序
前 言
第1章 亚稳态的世界1
1.1 简介
1.2 亚稳态理论
1.3 亚稳态窗口
1.4 计算MTBF
1.5 避免亚稳态
1.5.1 使用多级同步器
1.5.2 使用时钟倍频电路的多级同步器
1.6 亚稳态测试电路
1.7 同步器的类型
1.8 亚稳态综合性建议
第2章 时钟和复位11
2.1 概述
2.2 同步设计
2.2.1 避免使用行波计数器
2.2.2 门控时钟
2.2.3 双边沿或混合边沿时钟
2.2.4 用触发器驱动另一个触发器的异步复位端
2.3 推荐的设计技术
2.3.1 避免在设计中出现组合环路
2.3.2 避免数字设计中的延迟链
2.3.3 避免使用异步脉冲产生器
2.3.4 避免使用锁存器
2.3.5 避免使用双沿时钟
2.4 时钟方案
2.4.1 内部产生的时钟
2.4.2 分频时钟
2.4.3 行波计数器
2.4.4 多路时钟
2.4.5 同步时钟使能和门控时钟
2.5 门控时钟方法学
2.5.1 不含锁存器的门控时钟电路
2.5.2 基于锁存器的门控时钟电路
2.5.3 门控信号
2.5.4 重组数据路径以减少转换传播
2.6 复位信号的设计策略
2.6.1 用同步复位进行设计
2.6.2 使用异步复位进行设计
2.6.3 带异步复位和异步置位的触发器
2.6.4 移除异步复位的问题
2.6.5 复位同步器
2.6.6 过滤复位毛刺
2.7 控制时钟偏移
2.7.1 短路径问题
2.7.2 时钟偏移和短路径分析
2.7.3 使时钟偏移最小化
参考文献
第3章 处理多个时钟50
3.1 介绍
3.2 多时钟域
3.3 多时钟域设计的难题
3.3.1 违背建立时间和保持时间
3.3.2 亚稳态
3.4 多时钟设计的处理技术
3.4.1 时钟命名法
3.4.2 分块化设计
3.4.3 跨时钟域
3.5 跨时钟域
3.5.1 同频零相位差时钟
3.5.2 同频恒定相位差时钟
3.5.3 非同频、可变相位差时钟
3.6 握手信号方法
3.6.1 握手信号的要求
3.6.2 握手信号的缺点
3.7 使用同步FIFO传输数据
3.7.1 同步FIFO架构
3.7.2 同步FIFO的工作方式
3.8 异步FIFO（或双时钟FIFO）
3.8.1 避免用二进制计数器实现指针
3.8.2 使用格雷码取代二进制计数
3.8.3 用格雷码实现FIFO指针
3.8.4 FIFO满和FIFO空的产生
3.8.5 双时钟FIFO设计
参考文献
第4章 时钟分频器83
4.1 介绍
4.2 同步整数分频器
4.3 具有50%占空比的奇数整数分频
4.4 非整数分频（非50%占分比）
4.4.1 具有非50%占空比的1.5倍分频
4.4.2 4.5倍分频计数器的实现（非50%占空比）
4.5 N分频的替换方法
参考文献
第5章 低功耗设计90
5.1 介绍
5.2 功耗源
5.3 在各设计抽象层次降低功耗
5.4 系统级低功耗技术
5.4.1 片上系统方法
5.4.2 硬件软件划分
5.4.3 低功耗软件
5.4.4 选择处理器
5.5 体系结构级降低功耗技术
5.5.1 高级门控时钟
5.5.2 动态电压频率调节
5.5.3 基于缓存的系统体系结构
5.5.4 对数FFT体系结构
5.5.5 异步无时钟设计
5.5.6 电源门控
5.5.7 多阈值电压
5.5.8 多电压供电
5.5.9 存储器电源门控
5.6 在寄存器传输级降低功耗
5.6.1 状态机编码和解码
5.6.2 二进制数表示法
5.6.3 门控时钟基础
5.6.4 独热码多路器
5.6.5 除掉多余的转换
5.6.6 资源共享
5.6.7 使用行波计数器来降低功耗
5.6.8 总线反转
5.6.9 高活跃度网络
5.6.10 启用和禁用逻辑云
5.7 寄存器级低功耗技术
5.7.1 技术水平
5.7.2 版图优化
5.7.3 衬底偏压
5.7.4 减少氧化层厚度
5.7.5 多氧化层器件
5.7.6 利用定制设计减小电容
参考文献
第6章 流水线的艺术123
6.1 介绍
6.2 影响最大时钟频率的因素
6.2.1 时钟偏移
6.2.2 时钟抖动
6.3 流水线
6.4 解释流水线——一个真实的例子
6.5 来自于流水线的性能提高
6.6 DLX指令集的实现
6.7 流水线对吞吐率的影响
6.8 流水线原理
6.9 流水线冒险
6.9.1 结构冒险
6.9.2 数据冒险
6.9.3 控制冒险
6.9.4 其他风险
6.10 ADC中的流水线——一个例子
参考文献
第7章 处理字节顺序147
7.1 介绍
7.2 定义
7.3 小端模式或大端模式：哪个更好
7.4 处理字节顺序不匹配的问题
7.5 访问32位存储器
7.6 处理字节顺序不匹配
7.6.1 保持数据完整性（数据不变）
7.6.2 地址不变
7.6.3 软件字节交换
7.7 字节顺序中性代码
7.8 字节顺序中性编码指南
参考文献
第8章 消抖技术161
8.1 简介
8.2 开关行为
8.3 开关种类
8.4 消抖
8.4.1 RC消抖
8.4.2 硬件消抖电路
8.4.3 软件消抖电路
8.4.4 消抖指南
8.4.5 在多重输入下消抖
8.5 现有的解决方案
第9章 电磁兼容性能设计指南175
9.1 简介
9.2 定义
9.3 电磁干扰理论及与电流和频率之关系
9.4 电磁干扰的规程、标准和认证
9.5 影响集成电路抗干扰性能的几个因素
9.5.1 作为噪声源的微控制器
9.5.2 影响电磁兼容性的其他因素
9.5.3 噪声载体
9.6 减少EMCEMI的技术
9.6.1 系统级技术
9.6.2 板级技术
9.6.3 微控制器级技术
9.6.4 软件层级技术
9.6.5 其他技术
9.7 总结
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
