新書推薦：
《
大唐名城：长安风华冠天下
》
售價：NT$
398.0
《
情绪传染（当代西方社会心理学名著译丛）
》
售價：NT$
403.0
《
中国年画 1950-1990 THE NEW CHINA: NEW YEAR PICTURE 英文版
》
售價：NT$
1100.0
《
革命与反革命：社会文化视野下的民国政治（近世中国丛书）
》
售價：NT$
435.0
《
画楼：《北洋画报》忆旧（年轮丛书）
》
售價：NT$
1573.0
《
大国脊梁：漫画版
》
售價：NT$
374.0
《
跟着渤海小吏读历史：大唐气象（全三册）
》
售價：NT$
989.0
《
心智的构建：大脑如何创造我们的精神世界
》
售價：NT$
352.0
|
| 內容簡介： |
本书结合作者多年工作实践，以开发流程为主线，通过大量实例详细介绍了FPGA开发、调试方面的一些基本方法和独特技巧；提出了一种“自动化”开发设计的理念，即通过批处理加脚本的方式自动完成FPGA设计工程的建立、编译和转移，以及在使用ModelSim设计仿真时，一键式完成整个仿真流程的方法。对于FPGA设计调试和测试方面，则详细介绍了SignalTap II的使用，并重点介绍了Virtual JTAG（虚拟JTAG）。
本书可作为高等院校通信工程、电子工程、计算机、微电子等专业有一定FPGA开发基础的学生的参考用书，也可作为硬件工程师、FPGA工程师的工具书。
|
| 關於作者： |
|
王敏志【网名：coyoo、湘攸客】，曾就职于多家科研院所，从事过雷达、通信以及医疗电子方面的研发工作，主要负责数字电路方面开发，包括电路设计、DSP以及FPGA编程。
|
| 目錄：
|
第1章 好好准备你的FPGA设计
1．1 FPGA设计要求“软硬兼施”吗
1．2 如何选择一个合适的FPGA
1．3 教你如何从顶层规划你的设计
1．4 进行早期功耗估算避免。FPGA动力不足
1．4．1 早期功耗估算
1．4．2 精确功耗估算
1．5 规划并选择片内调试工具
1．6 小结
第2章 快速建立你的第一个FPGA工程
2．1 FPGA设计基本流程
2．2 手把手教你用Quartus II建立FPGA工程
2．3 教你如何利用脚本创建工程
2．3．1 Quartus II各个设计流程对应的脚本命令
2．3．2 quartus II TCL包Package
2．3．3 执行与Quartus II有关脚本的入口
2．3．4 利用脚本创建工程
2．4 利用脚本约束你的工程
2．5 利用脚本自动化完成FPGA设计
2．6 实例分析
2．7 小结
第3章 采用Altera的建议进行FPGA设计
3．1 利用Quartus II模板开始逻辑设计
3．2 同步FPGA设计方法及指导
3．2．1 同步设计的基本原则
3．2．2 异步设计的危害
3．3 使用Altera的宏函数
3．4 在FPGA中实现除法功能
3．4．1 二进制快速除法
3．4．2 使用Altera除法函数
3．5 Altera推荐的代码风格
3．6 在代码中使用寄存器而不是锁存器
3．6．1 锁存器电路结构
3．6．2 逻辑设计中哪些情况会产生锁存器
3．6．3 锁存器分析实例
3．7 使用Altera“原语”模块
3．7．1 如何让设计中的LCELL不被软件优化
3．7．2 进位链以及如何应用在自己的设计中
3．8 小结
第4章 使用ModelSim进行仿真
4．1 ModelSire仿真工具介绍
4．2 使用ModelSim软件进行仿真
4．2．1 仿真基础——利用GUI完成仿真
4．2．2 通过创建仿真工程来设计仿真
4．3 为ModelSim独立版本提取A1tera仿真库
4．3．1 提取Altera仿真库的步骤
4．3．2 仿真Altera器件到底需要提取哪些库
4．4 教你如何用脚本完成ModelSim的自动化仿真流程
4．5 ModelSim使用问题实例
4．6 教你如何写TestBench
4．7 实例练习
4．7．1 练习前准备
4．7．2 GUI方式仿真实例
4．7．2 自动化创建工程仿真实例
4．8 小结
第5章 教你如何用TiemeQuest来分析你的设计
5．1 10分钟学会使用TimeQuest
5．1．1 时序分析的基本概念
5．1．2 教你使用TimeQuest
5．2 时序分析的基础
5．3 了解什么是时序约束
5．3．1 时钟约束
5．3．2 I／O约束
5．4 约束例外
5．4．1 多周期路径约束
5．4．2 假路径约束
5．5 TimeQuest使用实例
5．6 小结
第6章 对你的FPGA设计进行优化
6．1 增量编译使设计加速
6．1．1 什么是增量编译
6．1．2 认识什么是逻辑锁
6．1．3 开始使用增量编译
6．2 选择使用合适的设置和约束来优化设计
6．2．1 优化之前
6．2．2 时序优化
6．2．3 面积优化
6．3 小结
第7章 对你的FPGA设计进行调试和测试
7．1 SignalTap II
7．1．1 教你快速认识SignalTap II调试模块
7．1．2 教你快速创建第一个SignalTap II调试模块并调试
7．1．3 教你使用SignalTap II高级功能——Storage Qualification
7．1．4 教你使用SignalTap II高级功能——Power—up Trigger
7．2 FPGA测试利器Virtual JTAG
7．2．1 你所要了解的JTAG
7．2．2 告诉你什么是Virtual JTAG
7．2．3 教你如何在设计中使用Ⅵrtual JTAG InterfaceVJI
7．2．4 教你用脚本创建自己的GUI虚拟JTAG测试平台
7．2．5 单个JTAG连接多条电缆、多FPGA在虚拟JTAG中的应用
7．3 工程更改管理ECO
7．3．1 ECO及其基本操作流程
7．3．2 ECO那些事儿之属性编辑器
7．3．3 ECO那些事儿之LE与ALM
7．3．4 ECO那些事儿之ALM的DATAF端口
7．4 对你的FPGA进行正确配置
7．5 小结
第8章 设计实例应用分析
8．1 如何设计应用Altera的FIFO
8．1．1 教你如何设计自己的同步FIFO
8．1．2 教你如何使用Altera的同步FIFO
8．1．3 教你如何使用Altera的异步FIFO
8．2 教你如何向他人转移设计时保护自己的知识产权
8．2．1 FPGA安全性设计——Altera方案
8．2．2 如何加密转移自己的设计
8．3 FPGA外挂接口之SDRAM
8．3．1 SDRAM芯片
8．3．2 SDRAM控制器逻辑设计
8．4 高速串行接口设计没有看上去那么难
8．4．1 GXB模块介绍
8．4．2 GXB应用实例
8．5 教你如何在FPGA中设计TDC
8．5．1 告诉你到底什么是TDC
8．5．2 基于：FPGA的TDC那些事儿之3大难题
8．5．3 基于FPGA的TDC那些事儿之设计资源LAB
8．5．4 基于FPGA的TDC那些事儿之粗细时间
8．5．5 基于FPGA的TDC那些事儿之自动校准及测量精度
8．6 利用FPGA TDC测量PLL核抖动实例
8．7 小结
第9章 Altera FPGA高级设计技巧
9．1 器件结构对代码风格的影响
9．2 基本逻辑结构分析
9．3 可采用的设计技巧
9．4 专有资源利用以及优化关键路径
9．5 使用Quartus II的物理综合对设计进行优化
9．5．1 针对性能的物理综合优化选项
9．5．2 布线的物理综合优化
9．6 了解什么是寄存器打包
9．7 探索设计的高级手段——DSE
9．8 小结
参考文献
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
